

УДК 681.3

А.О. Мельник, В.А.Мельник

Національний університет “Львівська політехніка”,
кафедра “Електронні обчислювальні машини”

ТЕХНОЛОГІЯ ПРОЕКТУВАННЯ ЯДЕР КОМП’ЮТЕРНИХ ПРИСТРОЇВ

© Мельник А.О., Мельник В.А., 2002

Описано технологію проектування ядер комп’ютерних пристройів – новий підхід до проектування комп’ютерний засобів. Сформульовано переваги використання ядер комп’ютерних пристройів, переваги та недоліки синтезу ядер програмованих та апаратно-орієнтованих комп’ютерних пристройів. Описано концепцію параметризації та конфігурування моделей апаратно-орієнтованих комп’ютерних пристройів, а також методика, етапи та засоби проектування ядер комп’ютерних пристройів.

A technology of IP cores design – a new approach of computer facilities design – is described at the paper. The advantages of IP cores, also advantages and disadvantages of programmable and hardware-oriented computer facilities are formulated. A concept of hardware-oriented IP cores parameterization and configuration, method, stages and tools of IP cores design are described.

Вступ

Завдяки досягненням в галузях засобів проектування та мікроелектронного виробництва сьогодні сформувався новий підхід до проектування комп’ютерних засобів. Цей підхід передбачає розробку та виготовлення ядер комп’ютерних пристройів конструкторської документації на виготовлення та експлуатацію комп’ютерного пристрою у вигляді надвеликої інтегральної схеми (НВІС) або її складової частини. До складу конструкторської документації входить програмна модель комп’ютерного пристрою, написана мовою опису апаратних засобів, програмні моделі комп’ютерного пристрою, орієнтовані на його реалізацію в конкретному кристалі, програмні засоби перевірки функцій та параметрів пристрою, детальний опис його інтерфейсу та функціонування. При цьому конструкторська документація на комп’ютерний пристрій розробляється з орієнтацією на її самостійне використання покупцем з наданням йому можливостей її доповнення та модернізації.

Для використання ядер комп’ютерних пристройів користувач купує у їх розробника ліцензію. Ліцензовані ядра надаються користувачу для використання в кристалах, які виробляються на засобах за його вибором. Вони можуть бути виготовлені у формі готового до синтезу в НВІС опису комп’ютерного пристрою на регістровому рівні, фізичної схеми чи в обох варіантах. Ліцензовані ядра створюються як великими, так і малими та середнього розміру компаніями, які не обов’язково мають власні засоби виготовлення НВІС. Наприклад, серед сьогоднішніх виробників ліцензованих ядер – фірми IBM, Mentor Graphics, Altera, Xilinx, Інtron, Amphion.

Ядра є завершеними проектами довільних комп’ютерних пристройів, які можуть бути реалізовані у вигляді НВІС. Це можуть бути універсальні або спеціалізовані процесори чи їх вузли, інтерфейсна логіка, зовнішні пристройі, спеціалізовані операційні пристройі, пам'ять і

т.д. Розробка таких комп’ютерних пристройів є досить складною задачею, тому доцільно провести її один раз та в подальшому використовувати в ролі складової частини при проектуванні пристройів вищої ієрархії шляхом її інтеграції в HBIC. Покупець, закупивши на ринку необхідній йому ядра комп’ютерних пристройів, компонує їх, доповнюючи необхідним обрамленням, розробляє спеціалізоване програмне забезпечення для вирішення поставленої задачі і створює потрібну йому комп’ютерну систему на кристалі. За кордоном технологія проектування ядер комп’ютерних пристройів має назву core-технологія (core – ядро, серцевина) [1, 2].

У статті аналізуються вигоди від впровадження описаного підходу до проектування, проводиться поділ комп’ютерних пристройів на програмовані та апаратно-орієнтовані та аналізуються особливості проектування відповідних ядер. Розглядаються питання параметризації та конфігурування моделей апаратно-орієнтованих комп’ютерних пристройів, порядок, етапи та засоби проектування ядер комп’ютерних пристройів.

1. Переваги використання ядер комп’ютерних пристройів

Використання ядер комп’ютерних пристройів надає розробнику HBIC такі переваги порівняно з ситуацією, коли він повинен розробляти HBIC від початку:

- суттєво спрощується та прискорюється процес проектування, адже основна робота з проектування HBIC уже виконана розробником ядра. Наприклад, при покупці ядра програмованого процесора йому вже не потрібно проектувати його архітектуру, в тому числі розробляти систему команд, вибирати формати команд та даних, проектувати операційний пристрой, пристрой управління, пам’ять, інтерфейсні схеми і т.д., а також проводити оптимізацію архітектури та її перевірку і тестування;
- практично виключається можливість помилок та досягаються високі рівні інтеграції, оскільки розробник ядра звичайно має великий досвід в питаннях проектування HBIC і випускає на ринок добре відпрацьовані та оптимізовані продукти;
- ціни виготовлення HBIC звичайно є нижчими завдяки наявності великої кількості як розробників, так і покупців ядра;
- знаючи ринок ядер, розробник HBIC має можливість вибору ядра, здатного забезпечити потрібні значення продуктивності і споживаної потужності, виходячи з наявних в нього технологій проектування.

2. Ядра програмованих та апаратно-орієнтованих комп’ютерних пристройів

Як ядра розробляються як програмовані, так і апаратно-орієнтовані комп’ютерні пристройі.

Важливою перевагою використання ядер програмованих комп’ютерних пристройів є можливість створення спеціалізованих HBIC, які піддаються перепрограмуванню шляхом заміни вмістимого пам’яті програм. Тому HBIC із вбудованими ядрами програмованих комп’ютерних пристройів є дуже популярними [3]. Для надання покупцеві більших можливостей щодо модернізації ядер програмованих комп’ютерних пристройів, моделі їх функціональних вузлів (процесори, блоки пам’яті, контролери пам’яті та переривань, паралельний та послідовний порти і т.д.) робляться параметризованими, що дозволяє їх оптимізувати під конкретну задачу [4].

Структура апаратно-орієнтованих комп’ютерних пристройів відображає структуру виконуваних алгоритмів. Наприклад, це можуть бути процесори ШПФ, декодери Вітербі,

Фано, процесори сортування чисел, цифрові фільтри тощо. При цьому на кристалі того ж об'єму, що і при створенні програмованого комп'ютерного пристроя, досягається значно вища продуктивність за рахунок оптимізації структури та апаратної реалізації функцій. Однак такий підхід суттєво обмежує ринок збуту ядер через їх вузьку спеціалізацію.

3. Параметризація та конфігурування моделей апаратно-орієнтованих комп'ютерних пристройв

Сучасні засоби проектування комп'ютерних пристройв дозволяють здійснювати параметризацію їх функціональних вузлів. Параметризація дозволяє програмно змінювати такі параметри комп'ютерного пристроя, як розрядність шин даних та констант, об'єми постійної пам'яті та пам'яті з довільною вибіркою, тактову частоту роботи і т.д.

Останнім часом створюються моделі апаратно-орієнтованих комп'ютерних пристройв з програмовою архітектурою, здатною виконувати деякий набір алгоритмів, характерних для конкретної області використання, що суттєво розширює коло можливих споживачів [5]. Такий підхід спрощує процес проектування ядер та надає користувачу широкі можливості по їх оптимізації до конкретної задачі. Програмованість архітектури передбачає можливість її нарощування, тобто створення багаторівневої архітектури, яка дозволяє шляхом переходу з більш низького рівня на вищий підняти продуктивність або розширити функціональні можливості. Переход з рівня на рівень передбачає надання ядра властивості додавання або виключення відповідної частини апаратних та програмних засобів: кількості та потужності трактів обробки даних, об'ємів постійної пам'яті та пам'яті з довільною вибіркою, інших ресурсів. Нарощуваність забезпечується архітектурою комп'ютерного пристроя та відповідними засобами її опису. При цьому надається можливість задання на рівні опису комп'ютерного пристроя таких параметрів його архітектури: наявність чи відсутність певного функціонального вузла, кількості каналів надходження та видачі даних, кількості трактів обробки даних, схеми з'єднання функціональних вузлів тощо. [4].

Коли розробляється HBIC, то із моделі апаратно-орієнтованого комп'ютерного пристроя виділяється та його частина, яка забезпечує реалізацію заданого алгоритму з заданими параметрами, а все інше обладнання видаляється, що дозволяє мінімізувати затрати обладнання. Це здійснюється спеціальними засобами конфігурування.

Створення ядер апаратно-орієнтованих комп'ютерних пристройв з можливістю параметризації та конфігурування крім уже перерахованих вище переваг дає розробнику HBIC додатково такі можливості:

- вибору архітектури, яка при наявній технології забезпечує створення HBIC з найвищими технічними параметрами;
- максимальної при сучасному рівні інтегральної технології продуктивності;
- оптимізації структури комп'ютерного пристроя з метою зменшення об'єму кристала та споживаної потужності шляхом скорочення переліку виконуваних алгоритмів;
- самостійного вибору параметрів комп'ютерного пристроя;
- спрощення використання ядра комп'ютерного пристроя при проектуванні HBIC, оскільки розробник повинен знати тільки його інтерфейсні параметри.

4. Порядок проектування ядер комп'ютерних пристройв

Сьогодні фірмами-розробниками ядер комп'ютерних пристройв розроблено та відпрацьовано ряд правил та вимог щодо ведення робіт з проектування ядер комп'ютерних пристройв для багатократного використання. Ці вимоги описані у методиці OpenMORE

Assessment Program, розробленою спільно компаніями Mentor Graphics Corp. та Synopsys Inc. OpenMORE є найвідомішою методикою визначення якості (рейтингу) розробленого ядра та базується на стандартах VSIA та правилах, розроблених та викладених у роботі [6].

Розробник ядер НВІС повинен володіти методикою проектування, яка б забезпечувала сворення високоякісних, придатних для багатократного використання ядер. При проектуванні треба пам'ятати, що інші розробники можуть удосконалювати проект, тому необхідно дотримуватись таких вимог та правил:

- пристрій повинен відповідати всім вимогам технічного завдання, що доведено його повним тестуванням та перевіркою;
- проект та його компоненти повинні бути відповідно оформлені для забезпечення можливості його багатократного використання та супроводжуватись відповідною документацією; компоненти проекту мають супроводжуватись описами та коментарями;
- розробник повинен використовувати засоби та підходи, які подають проектну інформацію в легкій та доступній для розуміння формі;
- розробник повинен використовувати засоби та підходи, які роблять можливим швидке та легке використання розробленого ним ядра в іншому проекті без його участі;
- ядра повинні проектуватись для використання в НВІС різних технологій;
- ядра повинні проектуватись з розрахунком на можливість перевірки працевздатності та тестування різними засобами.

5. Етапи проектування ядер комп’ютерних пристрой

Етапи проектування ядер комп’ютерних пристрой наведено на рис.1.




Рис. 1. Етапи проектування ядер комп’ютерних пристрой

Загальна структура пристрою визначається при його функціональній декомпозиції. Кожен з модулів пристрою повинен бути незалежним функціонально. Критерієм якості розбиття схеми на модулі є кількість міжмодульних з’єднань (чим менше – тим краще). Використання класичних підходів при розробці трактів обробки даних та пристрой керування підвищує ефективність роботи пристрою. Наприклад, конвеєризація трактів

обробки даних сприяє підвищенню продуктивності їх роботи, а створення ітераційних моделей зменшує затрати обладнання на їх реалізацію.

Розробник, володіючи методикою проектування ядер комп'ютерних пристройів на мовах опису апаратних засобів, створює якісну програмну модель. Під час розробки програмної моделі пристрою та по її закінченні проводиться функціональна симуляція. Функціональна симуляція пристрою дозволяє виявити помилки та відлагодити програмну модель пристрою, підтверджуючи її працездатність.

Для ефективного тестування окремих компонент ядра та ядра загалом розробляються системи тестування. Система тестування – це спеціальне середовище (модель), у яке поміщається тестований пристрій і яке імітує роботу реальної системи, у якій буде працювати готова НВІС. Архітектура системи тестування розробляється відповідно до вимог конкретного тестованого пристрою. Помилки, що виявляються на етапі функціональної симуляції, усуваються шляхом модифікації програмної моделі пристрою на етапі опису пристрою мовою опису апаратних засобів. Такі помилки усуваються найлегше, проте інколи це вимагає зміни архітектури пристрою на етапі проектування пристрою на системному/архітектурному рівні (рис. 1).

Після проходження етапу функціональної симуляції проводиться логічний синтез пристрою на ПЛІС. На цьому етапі код з мови опису апаратних засобів транслюється у результатуючий код, який використовується як вихідний при фізичному синтезі (прошивці) кристала. На етапі логічного синтезу пристрою на ПЛІС отримуються характеристики пристрою – частота роботи, розмір пристрою на кристалі. Тобто розробник може визначити, задовільняє розробка вимоги технічного завдання чи ні. Дуже важливим є те, що засоби логічного синтезу ПЛІС генерують результатуючий файл на мові опису апаратних засобів, який відображає фізичну модель синтезованого пристрою. Ця модель є описом пристрою на рівні логічних комірок (примітивів) ПЛІС, що використовується, і відображає всі часові затримки при проходженні інформації у кристалі. Використовуючи розроблену систему тестування, розробник має можливість перевірити, чи є працездатною фізична модель пристрою. Цей процес називається часовою симуляцією синтезованого пристрою. Помилки, що виникають на етапі часової симуляції, виявляються та усуваються значно важче, ніж ті помилки, що виникають на етапі функціональної симуляції. Такі помилки говорять або про неякісно розроблену програмну модель пристрою, або про несумісність елементів пристрою із примітивами ПЛІС. Можлива також наявність так званих “хибних” шляхів чи завищення частоти синхросигналу.

Якщо пристрій пройшов часову симуляцію успішно, то наступним кроком є фізичний синтез (прошивка) пристрою на ПЛІС.

Останім етапом проектування ядер комп'ютерних пристройів на базі ПЛІС є системне тестування пристрою. Для цього знову проектується система тестування, але на цей раз вона є не логічною, а фізичною, тобто реалізованою апаратно. Якщо системний тест не виявив помилок, то пристрій готовий до серійного випуску. Помилки, які можуть виникнути на даному етапі (таке трапляється, хоча й дуже рідко), виявляються та усуваються найважче. Ці помилки можуть бути спричинені відсутністю сигналу скиду у певних елементах ядра комп'ютерного пристрою, порушенні синхронізації. Інколи це трапляється через порушення умов експлуатації кристала, завищення частоти синхросигналу чи навіть через відхилення взірця кристала від його стандартних технічних параметрів.

6. Засоби проектування ядер комп’ютерних пристройів

Наявність програмних засобів проектування комп’ютерних пристройів дозволяє значно полегшити роботу розробників на етапах схемотехнічного проектування, тестування та відлагодження комп’ютерних пристройів. Головним чином цьому посприяли поява мов опису апаратних засобів та винайдення можливості фізичного моделювання комп’ютерних пристройів програмно. Провідними фірмами-розробниками програмних засобів цього типу є фірми Altera, Xilinx, Synopsys та ін. Разом з програмними засобами розробляються і програмовані логічні інтегральні схеми (ПЛІС), які дозволяють проводити фізичне моделювання та безпосередню реалізацію комп’ютерних пристройів у вигляді НВІС.

Програмні моделі ядер комп’ютерних пристройів розробляються на мовах опису апаратних засобів. Існує кілька мов опису апаратних засобів, серед яких найбільш популярними є VHDL та Verilog. Застосовуються й інші підходи, наприклад, опис пристрою з використанням схемотехнічних редакторів, систем автоматизованого проектування, але ці підходи мають ряд обмежень, що звужує їх використання.

Для написання програм та відлагодження програмних моделей ядер комп’ютерних пристройів використовуються спеціальні інтегровані середовища із вбудованими засобами компіляції та симуляції. Серед них – ModelSIM від Mentor Graphics, Active-VHDL та Active-HDL від Aldec, ін.

На етапі логічного синтезу пристрою використовуються програмні засоби логічного синтезу ПЛІС, які розробляються фірмами-виробниками ПЛІС як спеціальні інтегровані середовища. Лідерами на світовому ринку виробників ПЛІС є фірми Altera, Xilinx, Actel, Lattice, Atmel, Lucent Technologies та ін. Кожна з цих компаній надає користувачеві засоби логічного синтезу своїх ПЛІС, наприклад фірма Altera – Quartus, Max+plus II, фірма Xilinx – Xilinx Foundation, Xilinx Alliance. Деякі компанії (Mentor Graphics, Synplicity) надають засоби логічного синтезу ПЛІС різних виробників. При цьому ці засоби транслюють програми із мов опису апаратних засобів у певний проміжний формат (наприклад, Electronic Design Interchange Format – EDIF), не генеруючи коду для прошивки кристала. Як правило, результатуючий код цих засобів є вихідним для засобів логічного синтезу ПЛІС фірм-виробників ПЛІС.

Для фізичного синтезу пристрою на ПЛІС використовуються спеціальні апаратні засоби, виготовлені знову ж таки фірмами-виробниками ПЛІС. Вони являють собою плату, на яку поміщається кристал ПЛІС та кабель, що з’єднує системний блок комп’ютера із платою. Необхідне програмне забезпечення інколи поставляється окремо чи у комплекті з апаратними засобами, а інколи є вбудованим у засоби логічного синтезу ПЛІС.

Висновки

Описана технологія проектування ядер комп’ютерних пристройів – новий підхід до проектування комп’ютерний засобів. Показано, що використання ядер комп’ютерних пристройів дозволяє суттєво спростити та прискорити процес проектування, практично виключити можливість помилок, досягти високих рівнів інтеграції, забезпечити потрібні значення продуктивності і споживаної потужності, зменшити вартість виготовлення НВІС.

Проаналізовано діцільність реалізації ядер програмованих та апаратно-орієнтованих комп’ютерних пристройів. Показано, що перевагою використання ядер програмованих комп’ютерних пристройів є можливість створення спеціалізованих НВІС, які піддаються перепрограмуванню, тоді як при створенні апаратно-орієнтованих комп’ютерних пристройів на кристалі того ж об’єму, що і при створенні програмованого комп’ютерного пристрою,

досягається значно вища продуктивність за рахунок оптимізації архітектури. Зазначено, що такий підхід суттєво обмежує ринок збуту ядер через вузьку спеціалізацію їх архітектури.

Усунути цей недолік дозволяє створення ядер апаратно-орієнтованих комп'ютерних пристрій з можливістю параметризації та конфігурування. При цьому забезпечується можливість вибору найефективнішої архітектури, самостійного вибору параметрів комп'ютерного пристрою, суттєво спрощується використання ядра комп'ютерного пристрою при проектуванні НВІС.

Наведені правила та вимоги щодо ведення робіт з проектування ядер комп'ютерних пристрій для багатократного використання, описані етапи та засоби їх проектування.

1. Lapsley P. and Bier J. DSP Cores Bring New Levels of Integration // *Microprocessor report*, August 1994.
2. *DSP Design Tools and Methodologies*, Berkeley Design Technology, Inc. (Fremont, California), 1995.
3. Пичуев В.А., Рябченко А.Г., Титов Д.Г., Фролов С.А. О проектировании СБИС высокоскоростного крипто процессора // Автометрия, 1994. №6. С. 91 – 98.
4. Мельник А.О., Аль Кхатіб Ахмад. Концепція побудови нарощуваних параметризованих процесорних ядер спеціалізованих надвеликих інтегральних схем // Вісник ДУ "ЛП". 1998. №350.
5. Melnyk A. *DSP System Based on Programmable Processor with Scalable Parametrizable Fast Orthogonal Transforms Hardware Core* // Proceedings of the XI Conference "Application of Microprocessors in Automatic Control and Measurement", V.I, Warsaw, 1998. P.87-98.
6. Keating M., Bricaud P. *Reuse Methodology Manual for System-On-a-Chip Design*, Kluwer Academic Publishers, 1999, pp. 224.

УДК 681. 325

Л.О. Березко, В.В.Троценко

Національний університет “Львівська політехніка”,
кафедра “Електронні обчислювальні машини”

ОСОБЛИВОСТІ МЕТОДІВ ВИКОНАННЯ ОПЕРАЦІЙ НАД НЕЧІТКИМИ ДАНИМИ

© Березко Л.О., Троценко В.В., 2002

Пропонується аналіз особливостей методів виконання операцій над нечіткими даними, що дозволяє обґрунтувати вибір необхідного методу при побудові комп'ютерних діагностичних систем.

Here is proposed an analysis of the peculiarities of the methods of performing operations with the fuzzy data, that enables substantiating the choice of the necessary method during the constructing of the computer diagnostic systems.

1. Вступ

У комп'ютерних системах медичної та технічної діагностики виникає необхідність виконання обчислень з нечіткими даними [3]. Залежно від джерел та способів їх отримання, нечіткі дані являють собою інтервали, розподіли можливостей або ймовірнісні гістограми, а функції належності, які визначають вагу, з якою елементи нечітких даних входять до нечітких чисел, будуються за експертними оцінками або за результатами досліджень [1, 2, 3].