Мандзій, Б. А.Бенч, А. Я.Васильцов, І. В.2020-03-262020-03-262001-03-272001-03-27Мандзій Б. А. Аналіз математичної моделі збою логічного елемента із використанням моделі резистивно-їндуктивної завади / Б. А. Мандзій, А. Я. Бенч, І. В. Васильцов // Вісник Національного університету “Львівська політехніка”. — Львів : Видавництво Національного університету “Львівська політехніка”, 2002. — № 440 : Радіоелектроніка та телекомунікації. — С. 65–75.https://ena.lpnu.ua/handle/ntb/47864Розглянуто використання нової резиетивно-індуктивної моделі внутрішніх завад у кристалах інтегральних схем для побудови моделі збою логічного елемента. Досліджено вплив електричних параметрів логічного елемента, конструктивно-технологічних параметрів мікросхем та температури навколишнього середовища на ймовірність збою при перемиканні логічного елемента.New model of resistance-inductance noise in VLSI chips was used to build model of soft faults of logical gate. Dependences of soft fault probability of single logical gate from electrical characteristic of logical gate, layout of integrated circuit and environment temperature had been investigated.65-75ukАналіз математичної моделі збою логічного елемента із використанням моделі резистивно-їндуктивної завадиArticle© Національний університет “Львівська політехніка”, 2002© Мандзій Б. А., Бенч А. Я., Васильцов І. В., 200211621.31Mandzii B. A. Analiz matematychnoi modeli zboiu lohichnoho elementa iz vykorystanniam modeli rezystyvno-yinduktyvnoi zavady / B. A. Mandzii, A. Ya. Bench, I. V. Vasyltsov // Visnyk Natsionalnoho universytetu "Lvivska politekhnika". — Lviv : Vydavnytstvo Natsionalnoho universytetu "Lvivska politekhnika", 2002. — No 440 : Radioelektronika ta telekomunikatsii. — P. 65–75.