Компоненти апаратних нейронних мереж узгодженого паралельно-вертикального оброблення даних у реальному часі
dc.citation.epage | 72 | |
dc.citation.issue | 1 | |
dc.citation.journalTitle | Український журнал інформаційних технологій | |
dc.citation.spage | 63 | |
dc.citation.volume | 3 | |
dc.contributor.affiliation | Національний університет “Львівська політехніка” | |
dc.contributor.affiliation | Західноукраїнський національний університет | |
dc.contributor.affiliation | Lviv Polytechnic National University | |
dc.contributor.affiliation | West Ukrainian National University | |
dc.contributor.author | Цмоць, І. Г. | |
dc.contributor.author | Лукащук, Ю. А. | |
dc.contributor.author | Ігнатєв, І. В. | |
dc.contributor.author | Казимира, І. Я. | |
dc.contributor.author | Tsmots, I. H. | |
dc.contributor.author | Lukashchuk, Yu. A. | |
dc.contributor.author | Ihnatyev, I. V. | |
dc.contributor.author | Kazymyra, I. Ya. | |
dc.coverage.placename | Львів | |
dc.coverage.placename | Lviv | |
dc.date.accessioned | 2023-03-23T10:27:00Z | |
dc.date.available | 2023-03-23T10:27:00Z | |
dc.date.created | 2021-10-10 | |
dc.date.issued | 2021-10-10 | |
dc.description.abstract | Сформовано операційний базис нейронних мереж і вибрано для апаратної реалізації такі операції: пошуку максимального і мінімального значень із обчисленням суми квадратів різниць і скалярного добутку. Визначено вимоги до апаратних компонентів нейронних мереж з узгодженим вертикально-паралельним обробленням даних, основними з яких є забезпечення: високої ефективності використання обладнання, адаптації до вимог конкретних застосувань, узгодження інтенсивності надходження вхідних даних із інтенсивністю обчислень у апаратній компоненті, роботи в реальному часі, структурної орієнтації на НВІС-реалізацію, невеликої тривалості розроблення та невисокої вартості. Показано, що основні шляхи управління інтенсивністю обчислень у апаратних компонентах – вибір кількості та розрядності трактів опрацювання даних, зміна тривалості такту роботи із вибором елементної бази та складності операцій, які реалізуються сходинками конвеєра. Запропоновано для реалізації апаратних компонент нейронних мереж з узгодженим вертикально-паралельним обробленням управління використовувати паралельні вертикально-групові методи опрацювання даних, які забезпечують управління інтенсивністю обчислень, зменшення апаратних затрат і НВІС-реалізацію. Розроблено паралельний вертикально-груповий метод обчислення максимальних і мінімальних чисел у масивах, який за рахунок паралельного опрацювання зрізу з групи розрядів всіх чисел забезпечує зменшення часу обчислення. Розроблено паралельний вертикально-груповий метод і структуру компоненти обчислення суми квадратів різниць, яка за рахунок розпаралелення та вибору кількості сходинок конвеєра забезпечує узгодження інтенсивності надходження вхідних даних з інтенсивністю обчислень, режим реального часу та високу ефективність використання обладнання. Розроблено паралельний вертикально-груповий метод та структуру компоненти обчислення скалярного добутку, яка порівняно з відомими за рахунок вибору розрядності трактів оброблення та кількості сходинок конвеєра забезпечує узгодження інтенсивності надходження вхідних даних із інтенсивністю обчислень, режим реального часу та високу ефективність використання обладнання. Показано, що використання розроблених компонентів для синтезу нейронних мереж з узгодженим вертикально-паралельним обробленням даних у реальному часі забезпечить зменшення часу і вартості їх реалізації | |
dc.description.abstract | It is shown that for the processing of intensive data flows in industry (management of technological processes and complex objects), energy (optimization of load in power grids), military affairs (technical vision, mobile robot traffic control, cryptographic data protection), transport (traffic management and engine), medicine (disease diagnosis) and instrumentation (pattern recognition and control optimization) the real-time hardware neural networks with high efficiency of equipment use should be applied. The operational basis of neural networks is formed and the following operations are chosen for hardware implementation: the search of the maximum and minimum values, calculation of the sum of squares of differences and scalar product. Requirements for hardware components of neural networks with coordinated vertical-parallel data processing are determined, the main ones of which are: high efficiency of equipment use, adaptation to the requirements of specific applications, coordination of input data intensity with the computation intensity in hardware component, real-time operation, structural focus on VLSI implementation, low development time and low cost. It is suggested to evaluate the developed hardware components of neural networks according to the efficiency of the equipment use, taking into account the complexity of the component implementation algorithm, the number of external interface pins, the homogeneity of the component structure and relationship of the time of basic neuro-operation with the equipment costs. The main ways to control the intensity of calculations in hardware components are the choice of the number and bit rates of data processing paths, changing the duration of the work cycle by choosing the speed of the element base and the complexity of operations implemented by the conveyor. The parallel vertical-group data processing methods are proposed for the implementation of hardware components of neural networks with coordinated parallel-vertical control processing, they provide control of computational intensity, reduction of hardware costs and VLSI implementation. A parallel vertical-group method and structure of the component of calculation of maximum and minimum numbers in arrays are developed, due to parallel processing of a slice from the group of digits of all numbers it provides reduction of calculation time mainly depending on bit size of numbers. The parallel vertical-group method and structure of the component for calculating the sum of squares of differences have been developed, due to parallelization and selection of the number of conveyor steps it ensures the coordination of input data intensity with the calculation intensity, real-time mode and high equipment efficiency. The parallel vertical-group method and structure of scalar product calculation components have been developed, the choice of bit processing paths and the number of conveyor steps enables the coordination of input data intensity with calculation intensity, real-time mode and high efficiency of the equipment. It is shown that the use of the developed components for the synthesis of neural networks with coordinated vertical-parallel data processing in real time will reduce the time and cost of their implementation. | |
dc.format.extent | 63-72 | |
dc.format.pages | 10 | |
dc.identifier.citation | Компоненти апаратних нейронних мереж узгодженого паралельно-вертикального оброблення даних у реальному часі / І. Г. Цмоць, Ю. А. Лукащук, І. В. Ігнатєв, І. Я. Казимира // Український журнал інформаційних технологій. — Львів : Видавництво Львівської політехніки, 2021. — Том 3. — № 1. — С. 63–72. | |
dc.identifier.citationen | Tsmots I. H., Lukashchuk Yu. A., Ihnatyev I. V., Kazymyra I. Ya. (2021) Komponenty aparatnykh neironnykh merezh uzghodzhenoho paralelno-vertykalnoho obroblennia danykh u realnomu chasi [Components of hardware neural networks for coordinated parallel-vertical data processing in real time]. Ukrainian Journal of Information Technology (Lviv), vol. 3, no 1, pp. 63-72 [in Ukrainian]. | |
dc.identifier.doi | https://doi.org/10.23939/ujit2021.03.063 | |
dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/57762 | |
dc.language.iso | uk | |
dc.publisher | Видавництво Львівської політехніки | |
dc.publisher | Lviv Politechnic Publishing House | |
dc.relation.ispartof | Український журнал інформаційних технологій, 1 (3), 2021 | |
dc.relation.ispartof | Ukrainian Journal of Information Technology, 1 (3), 2021 | |
dc.relation.references | [1] Haikin, S. (2016). Neural networks: full course, (2nd ed. add. and revised). (Trans. from English). Moscow: Williams, 1104 p. | |
dc.relation.references | [2] Moiseychenko, V. S. (2017). Hardware implementation of artificial neural networks. Part 1. Young scientist, 12(146), 69–72. | |
dc.relation.references | [3] Palagin, A. V., Boyun, V. P., & Yakovlev, Yu. S. (2017). Problems of creating computer systems using a nanoelement base. Control systems and machines, 5, 3–15. https://doi.org/10.15407/usim.2017.05.003 | |
dc.relation.references | [4] Peleshchak, Roman, Lytvyn, Vasyl, Peleshchak, Ivan, & Vysotska, Victoria. (2020). Development of an artificial neural network with oscillatory neurons for spectral pattern recognition. Bulletin of the Lviv Polytechnic National University “Information Systems and Networks”, 7, 16–23. https://doi.org/10.23939/sisn2020.07.016 | |
dc.relation.references | [5] Petrushenko, A. M. (2020). The principle of firmware control and automation of design of operating devices. II. Control Systems and Computers, 2, 3–11. https://doi.org/10.15407/csc.2020.02.003 | |
dc.relation.references | [6] Rashkevich, Yu. M., Tkachenko, R. O., Dragon, I. G, & Peleshko, D. D. (2014). Neuro-like methods, algorithms and structures of signal and image processing in real time: monograph. Lviv: Lviv Polytechnic Publishing House, 256. | |
dc.relation.references | [7] Tsmots, I. G, Skorokhoda, O. V., & Medikovsky, M. O. (2019). Device for calculating the scalar product. Patent of Ukraine for the invention № 118596, 11.02.2019, Bull. № 3. | |
dc.relation.references | [8] Tsmots, I. G, Teslyuk, V. M, Teslyuk, T. V, Medikovsky, M. O., & Tsymbal, Y. V. (2019). Device for calculating the sums of paired products. Patent of Ukraine № 120210, 25.10.2019, blvd. № 20/2019. | |
dc.relation.references | [9] Tsmots, I. H., Lukashchuk, Yu. A., Khavalko, V. M., & Rabyk, V. H. (2019). Models of neural elements of parallel-parallel type. Modeling and Information Technologies, 86, 119–126. | |
dc.relation.references | [10] Tsmots, I., Rabyk, V., Skorokhoda, O., & Teslyuk, T. (2019). Neural element of parallel-stream type with preliminary formation of group partial products. Electronics and information technologies (ELIT-2019): proceedings of the XIth International scientific and practical conference, 16–18 September, Lviv, Ukraine, 154–158. https://doi.org/10.1109/ELIT.2019.8892334 | |
dc.relation.references | [11] Tsmots, Ivan, Skorokhoda, Oleksa, Ignatyev, Ihor, & Rabyk, Vasyl. (2017). Basic Vertical-Parallel Real Time Neural Network Components. Proceedings of XIIth International Scientific and Technical Conference CSIT 2017, 5–8 September 2017. Lviv, Ukraine, 344–347. https://doi.org/10.1109/STCCSIT.2017.8098801 | |
dc.relation.references | [12] Tsmots, Ivan, Teslyuk, Vasyl, Teslyuk, Taras, & Ihnatyev, Ihor. (2018). Basic Components of Neuronetworks with Parallel Vertical Group Data Real-Time Processing. Advances in Intelligent Systems and Computing II, Advances in Intelligent Systems and Computing, 689. Springer International Publishing AG, 558–576. https://doi.org/10.1007/978-3-319-70581-1_39 | |
dc.relation.references | [13] Yakovlev, Yu. S. (2016). About an estimation of efficiency of application of FPGA as a part of PIM-systems. Control systems and machines, 1, 56–61. https://doi.org/10.15407/usim.2016.01.056 | |
dc.relation.references | [14] Zhang, C., Li, P., Sun, G., Guan, Y., Xiao, B., & Cong, Zhang, J. (2015). Optimizing FPGA-based accelerator design for deep convolutional neural networks. Proceedings of the 2015 ACM/SIGDA International Symposium on FieldProgrammable Gate Arrays. ACM, 161–170. https://doi.org/10.1145/2684746.2689060 | |
dc.relation.references | [15] Zoev, Y. V., Beresnev, A. P., Markov, N. H., & Malchukov, A. N. (2017). FPGA-based device for handwriting digit recognition in images. Computer Optics, 41(6), 938–949. https://doi.org/10.18287/2412-6179-2017-41-6-938-949 | |
dc.relation.referencesen | [1] Haikin, S. (2016). Neural networks: full course, (2nd ed. add. and revised). (Trans. from English). Moscow: Williams, 1104 p. | |
dc.relation.referencesen | [2] Moiseychenko, V. S. (2017). Hardware implementation of artificial neural networks. Part 1. Young scientist, 12(146), 69–72. | |
dc.relation.referencesen | [3] Palagin, A. V., Boyun, V. P., & Yakovlev, Yu. S. (2017). Problems of creating computer systems using a nanoelement base. Control systems and machines, 5, 3–15. https://doi.org/10.15407/usim.2017.05.003 | |
dc.relation.referencesen | [4] Peleshchak, Roman, Lytvyn, Vasyl, Peleshchak, Ivan, & Vysotska, Victoria. (2020). Development of an artificial neural network with oscillatory neurons for spectral pattern recognition. Bulletin of the Lviv Polytechnic National University "Information Systems and Networks", 7, 16–23. https://doi.org/10.23939/sisn2020.07.016 | |
dc.relation.referencesen | [5] Petrushenko, A. M. (2020). The principle of firmware control and automation of design of operating devices. II. Control Systems and Computers, 2, 3–11. https://doi.org/10.15407/csc.2020.02.003 | |
dc.relation.referencesen | [6] Rashkevich, Yu. M., Tkachenko, R. O., Dragon, I. G, & Peleshko, D. D. (2014). Neuro-like methods, algorithms and structures of signal and image processing in real time: monograph. Lviv: Lviv Polytechnic Publishing House, 256. | |
dc.relation.referencesen | [7] Tsmots, I. G, Skorokhoda, O. V., & Medikovsky, M. O. (2019). Device for calculating the scalar product. Patent of Ukraine for the invention No 118596, 11.02.2019, Bull. No 3. | |
dc.relation.referencesen | [8] Tsmots, I. G, Teslyuk, V. M, Teslyuk, T. V, Medikovsky, M. O., & Tsymbal, Y. V. (2019). Device for calculating the sums of paired products. Patent of Ukraine No 120210, 25.10.2019, blvd. No 20/2019. | |
dc.relation.referencesen | [9] Tsmots, I. H., Lukashchuk, Yu. A., Khavalko, V. M., & Rabyk, V. H. (2019). Models of neural elements of parallel-parallel type. Modeling and Information Technologies, 86, 119–126. | |
dc.relation.referencesen | [10] Tsmots, I., Rabyk, V., Skorokhoda, O., & Teslyuk, T. (2019). Neural element of parallel-stream type with preliminary formation of group partial products. Electronics and information technologies (ELIT-2019): proceedings of the XIth International scientific and practical conference, 16–18 September, Lviv, Ukraine, 154–158. https://doi.org/10.1109/ELIT.2019.8892334 | |
dc.relation.referencesen | [11] Tsmots, Ivan, Skorokhoda, Oleksa, Ignatyev, Ihor, & Rabyk, Vasyl. (2017). Basic Vertical-Parallel Real Time Neural Network Components. Proceedings of XIIth International Scientific and Technical Conference CSIT 2017, 5–8 September 2017. Lviv, Ukraine, 344–347. https://doi.org/10.1109/STCCSIT.2017.8098801 | |
dc.relation.referencesen | [12] Tsmots, Ivan, Teslyuk, Vasyl, Teslyuk, Taras, & Ihnatyev, Ihor. (2018). Basic Components of Neuronetworks with Parallel Vertical Group Data Real-Time Processing. Advances in Intelligent Systems and Computing II, Advances in Intelligent Systems and Computing, 689. Springer International Publishing AG, 558–576. https://doi.org/10.1007/978-3-319-70581-1_39 | |
dc.relation.referencesen | [13] Yakovlev, Yu. S. (2016). About an estimation of efficiency of application of FPGA as a part of PIM-systems. Control systems and machines, 1, 56–61. https://doi.org/10.15407/usim.2016.01.056 | |
dc.relation.referencesen | [14] Zhang, C., Li, P., Sun, G., Guan, Y., Xiao, B., & Cong, Zhang, J. (2015). Optimizing FPGA-based accelerator design for deep convolutional neural networks. Proceedings of the 2015 ACM/SIGDA International Symposium on FieldProgrammable Gate Arrays. ACM, 161–170. https://doi.org/10.1145/2684746.2689060 | |
dc.relation.referencesen | [15] Zoev, Y. V., Beresnev, A. P., Markov, N. H., & Malchukov, A. N. (2017). FPGA-based device for handwriting digit recognition in images. Computer Optics, 41(6), 938–949. https://doi.org/10.18287/2412-6179-2017-41-6-938-949 | |
dc.relation.uri | https://doi.org/10.15407/usim.2017.05.003 | |
dc.relation.uri | https://doi.org/10.23939/sisn2020.07.016 | |
dc.relation.uri | https://doi.org/10.15407/csc.2020.02.003 | |
dc.relation.uri | https://doi.org/10.1109/ELIT.2019.8892334 | |
dc.relation.uri | https://doi.org/10.1109/STCCSIT.2017.8098801 | |
dc.relation.uri | https://doi.org/10.1007/978-3-319-70581-1_39 | |
dc.relation.uri | https://doi.org/10.15407/usim.2016.01.056 | |
dc.relation.uri | https://doi.org/10.1145/2684746.2689060 | |
dc.relation.uri | https://doi.org/10.18287/2412-6179-2017-41-6-938-949 | |
dc.rights.holder | © Національний університет „Львівська політехніка“, 2021 | |
dc.subject | нейронні мережі | |
dc.subject | апаратні компоненти | |
dc.subject | узгоджене паралельно-вертикальне оброблення | |
dc.subject | вертикально-групові методи | |
dc.subject | реальний час | |
dc.subject | neural networks | |
dc.subject | hardware components | |
dc.subject | coordinated parallel-vertical processing | |
dc.subject | vertical group methods | |
dc.subject | real time | |
dc.subject.udc | 004.272.3 | |
dc.title | Компоненти апаратних нейронних мереж узгодженого паралельно-вертикального оброблення даних у реальному часі | |
dc.title.alternative | Components of hardware neural networks for coordinated parallel-vertical data processing in real time | |
dc.type | Article |