Комп'ютерні системи та мережі. – 2009. – №658

Permanent URI for this collectionhttps://ena.lpnu.ua/handle/ntb/3189

Вісник Національного університету "Львівська політехніка"

У Віснику надруковані статті, що містять результати досліджень з актуальних питань комп’ютерних систем, мереж та інформаційних технологій, виконаних науковцями Національного університету «Львівська політехніка», вченими Західного регіону України в галузі теорії та розробки обчислювальних систем загального та спеціалізованого призначення, комп’ютерних засобів розв’язування задач цифрової обробки сигналів, комп’ютерних мереж, автоматизованого проектування та керування. Для наукових працівників, викладачів вищих навчальних закладів, інженерів, що спеціалізуються у галузі обчислювальних систем, мереж, комп’ютерних засобів розв’язання задач цифрової обробки сигналів, автоматизованого проектування та керування, а також докторатів, аспірантів та студентів старших курсів відповідних спеціальностей.

Вісник Національного університету «Львівська політехніка» : [збірник наукових праць] / Міністерство освіти і науки України, Національний університет «Львівська політехніка». – Львів : Видавництво Національного університету "Львівська політехніка", 2009. – № 658 : Комп’ютерні системи та мережі / відповідальний редактор А. О. Мельник. – 151 с. : іл.

Browse

Search Results

Now showing 1 - 1 of 1
  • Thumbnail Image
    Item
    Реалізація програмних спеціалізованих процесорів у реконфігуровних прискорювачах універсальних компютерів
    (Національний університет "Львівська політехніка", 2009) Мельник, А. О.; Сало, А. М.; Клименко, В. А.; Цигилик, Л. О.; Юрчук, А.В.
    Розглянуто історію появи прискорювачів універсальних комп’ютерів. Подано вимоги до реконфігурованого прискорювача щодо приймання, опрацювання та передавання даних. Представлено модель спеціалізованого процесора та показано методи оптимізації архітектури цієї моделі під об’єм ПЛІС. Визначено основні вимоги щодо оптимізації архітектури апаратних ресурсів ПЛІС. Розглянуто етапи проектування прискорювачів універсальних комп’ютерів за допомогою САПР ХАМЕЛЕОН. In this article the requirements to the reconfigurable accelerator in relation to data reception, processing and data transfer are given. The model of the specialized processor is presented and the architecture optimization methods of this model in accordance to the FPGA capacity are described. The basic requirements concerning architecture optimization of FPGA hardware resources are defined.