Комп'ютерні системи та мережі. – 2009. – №658

Permanent URI for this collectionhttps://ena.lpnu.ua/handle/ntb/3189

Вісник Національного університету "Львівська політехніка"

У Віснику надруковані статті, що містять результати досліджень з актуальних питань комп’ютерних систем, мереж та інформаційних технологій, виконаних науковцями Національного університету «Львівська політехніка», вченими Західного регіону України в галузі теорії та розробки обчислювальних систем загального та спеціалізованого призначення, комп’ютерних засобів розв’язування задач цифрової обробки сигналів, комп’ютерних мереж, автоматизованого проектування та керування. Для наукових працівників, викладачів вищих навчальних закладів, інженерів, що спеціалізуються у галузі обчислювальних систем, мереж, комп’ютерних засобів розв’язання задач цифрової обробки сигналів, автоматизованого проектування та керування, а також докторатів, аспірантів та студентів старших курсів відповідних спеціальностей.

Вісник Національного університету «Львівська політехніка» : [збірник наукових праць] / Міністерство освіти і науки України, Національний університет «Львівська політехніка». – Львів : Видавництво Національного університету "Львівська політехніка", 2009. – № 658 : Комп’ютерні системи та мережі / відповідальний редактор А. О. Мельник. – 151 с. : іл.

Browse

Search Results

Now showing 1 - 1 of 1
  • Thumbnail Image
    Item
    16-розрядне ядро процесора з розширеною архітектурою
    (Національний університет "Львівська політехніка", 2009) Березко, Л. О.; Троценко, В. В,
    Розглянуто нове 16-розрядне ядро процесора, призначене для імплементування в системи на кристалі на основі ПЛІС фірми Xilinx. Ядро спроможне надавати продуктивність 100 MIPS, споживає 70000 вентилів цільової матриці Virtex-2, дає змогу застосовувати в розробці безкоштовні САПР Xilinx WebPack і пропонується як VHDL- модель. We consider the new 16-bit core processor designed to be implemented in systems on crystal based on programmable logic integrated circuit from Xilinx company. The core is able to provide performance of 100 MIPS, consuming 70000 VALVE target matrix Virtex-2, can be used in the development of free CAD XilinxWebPack and is offered as a VHDL- model.