(Видавництво Львівської політехніки, 2010) Базилевич, Р. П.; Влах, М.; Пелих, Н.
Пропонується алгоритм кластеризації, призначений для прискорення процесу формування дерева згортки електричних схем високої розмірності. Algorithm for clustering designed for acceleration of reduction tree forming process for electronic circuits is described.
(Видавництво Львівської політехніки, 2011) Базилевич, Р.; Влах, В.; Януш, Д.
Пропонується алгоритмічна та програмна реалізація ієрархічної декомпозиції електронних схем високих розмірностей, що забезпечує можливість поділу схем на довільну кількість фрагментів з мінімізацією кількості зв’язків між ними. An efficient software for hierarchical decomposition of large-scale electronic circuits is proposed. Algorithm provides division of electronic circuits onto desirable number of partitions with minimization the number of common nets.
