Вимушена кластеризація електричних схем з використанням швидкого алгоритму згортки ланцюгами
Loading...
Files
Date
2010
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Видавництво Львівської політехніки
Abstract
Пропонується алгоритм кластеризації, призначений для прискорення процесу формування дерева згортки електричних схем високої розмірності. Algorithm for clustering designed for acceleration of reduction tree forming process for electronic circuits is described.
Description
Keywords
ієрархічна кластеризація, метод оптимального згортання схеми, алгоритм згортки ланцюгами, hierarchical clustering, optimal curtailment scheme method, the algorithm of convolution chains
Citation
Базилевич Р. П. Вимушена кластеризація електричних схем з використанням швидкого алгоритму згортки ланцюгами / Р. П. Базилевич, М. Влах, Н. Пелих // Вісник Національного університету "Львівська політехніка". – 2010. – № 686 : Комп’ютерні науки та інформаційні технології. – С. 77–80. – Бібліографія: 5 назв.