Multiprocessor system on chip based on programmable processor cores Nios II Altera

No Thumbnail Available

Date

2013

Journal Title

Journal ISSN

Volume Title

Publisher

Видавництво Львівської політехніки

Abstract

The features of a standard design flow facilities SOPC Builder Altera to develop multiprocessor systems are considered. Modeling and research of programmable multiprocessor cores NIOS II Altera, which are designed for high-performance control functions are completed.

Description

Keywords

Multiprocessor System on Chip, System on a Programmable Chip Builder, Field-Programmable Gate Array, processor cores Nios II Altera, design flow, Cyclone II

Citation

Klymenko І. Multiprocessor system on chip based on programmable processor cores Nios II Altera / Klymenko Iryna, Alexander Storozhuk // Комп'ютерні науки та інженерія : матеріали VІ Міжнародної конференції молодих вчених CSE-2013, 21–23 листопада 2013 року, Україна, Львів / Міністерство освіти і науки України, Національний університет "Львівська політехніка". – Львів : Видавництво Львівської політехніки, 2013. – С. 32-33. – (4-й Міжнародний молодіжний фестиваль науки "Litteris et Artibus"). – Bibliography: 6 titles.