Multiprocessor system on chip based on programmable processor cores Nios II Altera
| dc.contributor.author | Klymenko, Iryna | |
| dc.contributor.author | Storozhuk, Alexander | |
| dc.date.accessioned | 2014-02-28T12:33:55Z | |
| dc.date.available | 2014-02-28T12:33:55Z | |
| dc.date.issued | 2013 | |
| dc.description.abstract | The features of a standard design flow facilities SOPC Builder Altera to develop multiprocessor systems are considered. Modeling and research of programmable multiprocessor cores NIOS II Altera, which are designed for high-performance control functions are completed. | uk_UA |
| dc.identifier.citation | Klymenko І. Multiprocessor system on chip based on programmable processor cores Nios II Altera / Klymenko Iryna, Alexander Storozhuk // Комп'ютерні науки та інженерія : матеріали VІ Міжнародної конференції молодих вчених CSE-2013, 21–23 листопада 2013 року, Україна, Львів / Міністерство освіти і науки України, Національний університет "Львівська політехніка". – Львів : Видавництво Львівської політехніки, 2013. – С. 32-33. – (4-й Міжнародний молодіжний фестиваль науки "Litteris et Artibus"). – Bibliography: 6 titles. | uk_UA |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/23750 | |
| dc.language.iso | en | uk_UA |
| dc.publisher | Видавництво Львівської політехніки | uk_UA |
| dc.subject | Multiprocessor System on Chip | uk_UA |
| dc.subject | System on a Programmable Chip Builder | uk_UA |
| dc.subject | Field-Programmable Gate Array | uk_UA |
| dc.subject | processor cores Nios II Altera | uk_UA |
| dc.subject | design flow | uk_UA |
| dc.subject | Cyclone II | uk_UA |
| dc.title | Multiprocessor system on chip based on programmable processor cores Nios II Altera | uk_UA |
| dc.type | Article | uk_UA |