Fault detection of system level SoC model
| dc.contributor.author | Hahanov, Vladimir | |
| dc.contributor.author | Litvinova, Eugenia | |
| dc.contributor.author | Hahanova, Yulia | |
| dc.contributor.author | Gharibi, Wajeb | |
| dc.date.accessioned | 2012-09-21T13:41:52Z | |
| dc.date.available | 2012-09-21T13:41:52Z | |
| dc.date.issued | 2012 | |
| dc.description.abstract | The effective process models and methods for diagnosing the functional failures in software and/or hardware are offered. The register or matrix (tabular) data structures, focused to parallel execution of logic operations, are used for detecting the faulty components. | uk_UA |
| dc.identifier.citation | Fault detection of system level SoC model / Vladimir Hahanov, Eugenia Litvinova, Yulia Hahanova, Wajeb Gharibi // Сучасні проблеми радіоелектроніки, телекомунікацій, комп’ютерної інженерії : матеріали ХІ Міжнародної конференції TCSET2012, присвяченої 60-річчю заснування радіотехнічного факультету у Львівській політехніці, 21-24 лютого 2012 року, Львів, Славське, Україна / Національний університет «Львівська політехніка». – Львів : Видавництво Львівської політехніки, 2012. – С. 290. – Bibliography: 2 titles. | uk_UA |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/14565 | |
| dc.language.iso | en | uk_UA |
| dc.publisher | Видавництво Львівської політехніки | uk_UA |
| dc.subject | testing | uk_UA |
| dc.subject | verification | uk_UA |
| dc.subject | HDL-model | uk_UA |
| dc.subject | Infrastructure IP | uk_UA |
| dc.title | Fault detection of system level SoC model | uk_UA |
| dc.type | Article | uk_UA |