Рекурентні логарифмічні аналого-цифрові перетворювачі зі сталою основою логарифма

Simple item page
dc.citation.epage154
dc.citation.issue1
dc.citation.journalTitleКомп'ютерні системи та мережі
dc.citation.spage148
dc.citation.volume6
dc.contributor.affiliationНаціональний університет “Львівська політехніка”
dc.contributor.affiliationНаціональний університет “Львівська політехніка”
dc.contributor.affiliationНаціональний університет “Львівська політехніка”
dc.contributor.affiliationLviv Polytechnic National University
dc.contributor.affiliationLviv Polytechnic National University
dc.contributor.affiliationLviv Polytechnic National University
dc.contributor.authorМичуда, З. Р.
dc.contributor.authorМичуда, Л. З.
dc.contributor.authorЄлісєєва, Г. С.
dc.contributor.authorMychuda, Z.
dc.contributor.authorMychuda, L.
dc.contributor.authorYelisieieva, H.
dc.coverage.placenameЛьвів
dc.coverage.placenameLviv
dc.date.accessioned2025-12-10T13:53:00Z
dc.date.created2024-06-20
dc.date.issued2024-06-20
dc.description.abstractУ цій роботі запропоновано новий метод перетворення, який дає змогу реалізувати рекурентні логарифмічні аналого-цифрові перетворювачі (ЛАЦП) зі сталою основою логарифму (z ), в якому формують еталонні напруги за допомогою дільника опорної напруги, складеного з однакових Г-подібних ланок резисторів RR" і додаткового резистора R' , причому значення резисторів задають згідно з формулою '1R Rzz і "(1 )2R Rzz . Використання такого методу значно спрощує схемне рішення рекурентного ЛАЦП і робить його технологічним для інтегрального виготовлення. Розроблено електричну та математичні моделі рекурентних ЛАЦП зі сталою основою логарифму, в яких враховано вплив зміни структури ЛАЦП у процесі перетворення. Наведено формули для оцінки основної похибки та часу перетворення
dc.description.abstractIn this work, a new conversion method is proposed, which makes it possible to implement recurrent logarithmic analog-to-digital converters (LADCs) with a constant base of the logarithm (z ), in which the reference voltages are formed using a reference voltage divider composed of identical Lshaped links of resistors RR" and additional resistor R' , and the values of the resistors are set according to the formulas '1R Rzz and "(1 )2R Rzz . The use of this method significantly simplifies the schematic solution of the recurrent LADC and makes it technological for integrated manufacturing. Electrical and mathematical models of recurrent LADCs with a constant base of the logarithm have been developed, which take into account the influence of changes in the structure of LADCs during the transformation process. Formulas for estimating the fundamental error and conversion time are given.
dc.format.extent148-154
dc.format.pages7
dc.identifier.citationМичуда З. Р. Рекурентні логарифмічні аналого-цифрові перетворювачі зі сталою основою логарифма / З. Р. Мичуда, Л. З. Мичуда, Г. С. Єлісєєва // Комп'ютерні системи та мережі. — Львів : Видавництво Львівської політехніки, 2024. — Том 6. — № 1. — С. 148–154.
dc.identifier.citation2015Мичуда З. Р., Єлісєєва Г. С. Рекурентні логарифмічні аналого-цифрові перетворювачі зі сталою основою логарифма // Комп'ютерні системи та мережі, Львів. 2024. Том 6. № 1. С. 148–154.
dc.identifier.citationenAPAMychuda, Z., Mychuda, L., & Yelisieieva, H. (2024). Rekurentni loharyfmichni analoho-tsyfrovi peretvoriuvachi zi staloiu osnovoiu loharyfma [Recurrent logarithmic analog-digital converters with a constant logarithm base]. Computer Systems and Networks, 6(1), 148-154. Lviv Politechnic Publishing House. [in Ukrainian].
dc.identifier.citationenCHICAGOMychuda Z., Mychuda L., Yelisieieva H. (2024) Rekurentni loharyfmichni analoho-tsyfrovi peretvoriuvachi zi staloiu osnovoiu loharyfma [Recurrent logarithmic analog-digital converters with a constant logarithm base]. Computer Systems and Networks (Lviv), vol. 6, no 1, pp. 148-154 [in Ukrainian].
dc.identifier.doiDOI: https://doi.org/10.23939/csn2024.01.148
dc.identifier.urihttps://ena.lpnu.ua/handle/ntb/123944
dc.language.isouk
dc.publisherВидавництво Львівської політехніки
dc.publisherLviv Politechnic Publishing House
dc.relation.ispartofКомп'ютерні системи та мережі, 1 (6), 2024
dc.relation.ispartofComputer Systems and Networks, 1 (6), 2024
dc.relation.references1. Mychuda Z. R., Ilkanych K. I., Mychuda L. Z. Nowyj metod logaryfmichnoho analogo-cyfrowoho peretworennia // Zbirnyk naukowykh prac “Kompiuterni tekhnologii drukarstwa”, 2004, No. 12, p. 220–224.
dc.relation.references2. Mychuda Z., Mykyichuk M., Zhuravel I., Mychuda L., Szcześniak A., Szcześniak Z. New Method for Logarithmic Analogue-to-Digital Conversion Using Switched Capacitors with a Variable Logarithmic Base. Electronics 2024, 13, 29. https://doi.org/10.3390/electronics13010029
dc.relation.references3. Kumar C., Pavan S. Power-Noise Trade-Offs in Continuous-Time Pipelined ADCs and Active Filters. IEEE Trans. Circuits Syst. I Regul. Pap. 2023, 70, 3832–3842 [Google Scholar] [CrossRef].
dc.relation.references4. Oh D. R., Seo M. J., Ryu S. T. A 7-Bit Two-Step Flash ADC With Sample-and-Hold Sharing Technique. IEEE J. Solid-State Circuits 2022, 57, 2791–2801 [Google Scholar] [CrossRef].
dc.relation.references5. Liang Y., Li C., Liu S., Zhu Z. A 14-b 20-MS/s 78.8 dB-SNDR Energy-Efficient SAR ADC With Background Mismatch Calibration and Noise-Reduction Techniques for Portable Medical Ultrasound Systems, in IEEE TBioCAS. IEEE Trans. Biomed. Circuits Syst. 2022, 16, 200–210 [Google Scholar] [CrossRef] [PubMed].
dc.relation.references6. Yi P., Liang Y., Liu S., Xu N., Fang L., Hao Y. A 625kHz-BW, 79.3dB-SNDR Second-Order Noise-Shaping SAR ADC Using High-Efficiency Error-Feedback Structure. IEEE Trans. Circuits Syst. II Express Briefs 2021, 69,859–863. [Google Scholar] [CrossRef].
dc.relation.references7. Esmailiyan A., Du J., Siriburanon T., Schembari F., Staszewski R. B. Dickson-Charge-Pump-Based Voltage-to-Time Conversion for Time-Based ADCs in 28-Nm CMOS. IEEE Open J. Circuits Syst. 2021, 2, 23–31 [Google Scholar] [CrossRef].
dc.relation.references8. Santos M., Guilherme J., Horta N. Logarithmic Voltage-to-Time Converter for Analog-to-Digital Signal Conversion; Springer International Publishing: Berlin/Heidelberg, Germany, 2019; Available online: https://www.springerprofessional.de/en/logarithmic-adc/16620222 (accessed on 15 September 2023).
dc.relation.references9. Szcześniak A. Analiza Przetwarzania Sygnałów Logarytmicznego Przetwornika Analogowo-Cyfrowego z Sukcesywną Aproksymacją; Kielce University of Technology: Kielce, Poland, 2019; ISBN 978-83-65719-48-5 [Google Scholar].
dc.relation.references10. Shen Y., Zhu Z., Liu, S., Yang Y. A Reconfigurable 10-to-12-b 80-to-20-MS/s Bandwidth Scalable SAR ADC. IEEE Trans. Circuits Syst. I Regul. Pap. 2017, 65, 51–60 [Google Scholar] [CrossRef].
dc.relation.references11. Petilli E. M. Logarithmic Analog to Digital Converter Devices and Methods Thereof. U.S. Patent20170179972, 22 June 2017. [Google Scholar] https://www.freepatentsonline.com/y2017/0179972.html
dc.relation.references12. Inagaki Y., Sugimori Y., Ioka E., Matsuya Y. Logarithmic Compression ADC Using Transient Response of a Comparator/IEICE TRANSACTIONS on Electronics. IEICE Trans. Electron. 2017, E100-C, 359–362 [Google Scholar] [CrossRef]. https://search.ieice.org/bin/summary.php?id=e100-c_4_359&category=C&year=2017&lang=E&abst=
dc.relation.references13. Pagin M., Ortmanns M. Evaluation of logarithmic vs. linear ADCs for neural signal acquisition and reconstruction. In Proceedings of the 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society, Jeju, Republic of Korea, 11–15 July 2017, pp. 4387–4390 [Google Scholar].
dc.relation.references14. Azarov O. D., Bilichenko N. O., Zakharchenko S. M. High-Speed High-Precision ADC with Charge Redistribution with Self-Calibrating Weight Redundancy: Monograph; VNTU: Vinnytsia, Ukraine, 2016; 140p, ISBN978-966-641-665-3 [Google Scholar].
dc.relation.references15. Moon J. H., Kim D. Y., Song M. K. Logarithmic Single-Slope Analog Digital Convertor, Image Sensor Device and Thermometer Using the Same, And Method for Logarithmic Single-Slope Analog Digital Converting. Patent No. KR20110064514A, 15 June 2011 [Google Scholar].
dc.relation.referencesen1. Mychuda Z. R., Ilkanych K. I., Mychuda L. Z. Nowyj metod logaryfmichnoho analogo-cyfrowoho peretworennia, Zbirnyk naukowykh prac "Kompiuterni tekhnologii drukarstwa", 2004, No. 12, p. 220–224.
dc.relation.referencesen2. Mychuda Z., Mykyichuk M., Zhuravel I., Mychuda L., Szcześniak A., Szcześniak Z. New Method for Logarithmic Analogue-to-Digital Conversion Using Switched Capacitors with a Variable Logarithmic Base. Electronics 2024, 13, 29. https://doi.org/10.3390/electronics13010029
dc.relation.referencesen3. Kumar C., Pavan S. Power-Noise Trade-Offs in Continuous-Time Pipelined ADCs and Active Filters. IEEE Trans. Circuits Syst. I Regul. Pap. 2023, 70, 3832–3842 [Google Scholar] [CrossRef].
dc.relation.referencesen4. Oh D. R., Seo M. J., Ryu S. T. A 7-Bit Two-Step Flash ADC With Sample-and-Hold Sharing Technique. IEEE J. Solid-State Circuits 2022, 57, 2791–2801 [Google Scholar] [CrossRef].
dc.relation.referencesen5. Liang Y., Li C., Liu S., Zhu Z. A 14-b 20-MS/s 78.8 dB-SNDR Energy-Efficient SAR ADC With Background Mismatch Calibration and Noise-Reduction Techniques for Portable Medical Ultrasound Systems, in IEEE TBioCAS. IEEE Trans. Biomed. Circuits Syst. 2022, 16, 200–210 [Google Scholar] [CrossRef] [PubMed].
dc.relation.referencesen6. Yi P., Liang Y., Liu S., Xu N., Fang L., Hao Y. A 625kHz-BW, 79.3dB-SNDR Second-Order Noise-Shaping SAR ADC Using High-Efficiency Error-Feedback Structure. IEEE Trans. Circuits Syst. II Express Briefs 2021, 69,859–863. [Google Scholar] [CrossRef].
dc.relation.referencesen7. Esmailiyan A., Du J., Siriburanon T., Schembari F., Staszewski R. B. Dickson-Charge-Pump-Based Voltage-to-Time Conversion for Time-Based ADCs in 28-Nm CMOS. IEEE Open J. Circuits Syst. 2021, 2, 23–31 [Google Scholar] [CrossRef].
dc.relation.referencesen8. Santos M., Guilherme J., Horta N. Logarithmic Voltage-to-Time Converter for Analog-to-Digital Signal Conversion; Springer International Publishing: Berlin/Heidelberg, Germany, 2019; Available online: https://www.springerprofessional.de/en/logarithmic-adc/16620222 (accessed on 15 September 2023).
dc.relation.referencesen9. Szcześniak A. Analiza Przetwarzania Sygnałów Logarytmicznego Przetwornika Analogowo-Cyfrowego z Sukcesywną Aproksymacją; Kielce University of Technology: Kielce, Poland, 2019; ISBN 978-83-65719-48-5 [Google Scholar].
dc.relation.referencesen10. Shen Y., Zhu Z., Liu, S., Yang Y. A Reconfigurable 10-to-12-b 80-to-20-MS/s Bandwidth Scalable SAR ADC. IEEE Trans. Circuits Syst. I Regul. Pap. 2017, 65, 51–60 [Google Scholar] [CrossRef].
dc.relation.referencesen11. Petilli E. M. Logarithmic Analog to Digital Converter Devices and Methods Thereof. U.S. Patent20170179972, 22 June 2017. [Google Scholar] https://www.freepatentsonline.com/y2017/0179972.html
dc.relation.referencesen12. Inagaki Y., Sugimori Y., Ioka E., Matsuya Y. Logarithmic Compression ADC Using Transient Response of a Comparator/IEICE TRANSACTIONS on Electronics. IEICE Trans. Electron. 2017, E100-C, 359–362 [Google Scholar] [CrossRef]. https://search.ieice.org/bin/summary.php?id=e100-c_4_359&category=C&year=2017&lang=E&abst=
dc.relation.referencesen13. Pagin M., Ortmanns M. Evaluation of logarithmic vs. linear ADCs for neural signal acquisition and reconstruction. In Proceedings of the 39th Annual International Conference of the IEEE Engineering in Medicine and Biology Society, Jeju, Republic of Korea, 11–15 July 2017, pp. 4387–4390 [Google Scholar].
dc.relation.referencesen14. Azarov O. D., Bilichenko N. O., Zakharchenko S. M. High-Speed High-Precision ADC with Charge Redistribution with Self-Calibrating Weight Redundancy: Monograph; VNTU: Vinnytsia, Ukraine, 2016; 140p, ISBN978-966-641-665-3 [Google Scholar].
dc.relation.referencesen15. Moon J. H., Kim D. Y., Song M. K. Logarithmic Single-Slope Analog Digital Convertor, Image Sensor Device and Thermometer Using the Same, And Method for Logarithmic Single-Slope Analog Digital Converting. Patent No. KR20110064514A, 15 June 2011 [Google Scholar].
dc.relation.urihttps://doi.org/10.3390/electronics13010029
dc.relation.urihttps://www.springerprofessional.de/en/logarithmic-adc/16620222
dc.relation.urihttps://www.freepatentsonline.com/y2017/0179972.html
dc.relation.urihttps://search.ieice.org/bin/summary.php?id=e100-c_4_359&category=C&year=2017&lang=E&abst=
dc.rights.holder© Національний університет „Львівська політехніка“, 2024
dc.rights.holder© Мичуда З. Р., Мичуда Л. З., Єлісєєва Г. С., 2024
dc.subjectрекурентні логарифмічні АЦП
dc.subjectстала основа логарифму
dc.subjectпобудова
dc.subjectпохибка
dc.subjectчас перетворення
dc.subjectrecurrent logarithmic ADCs
dc.subjectconstant base of the logarithm
dc.subjectconstruction
dc.subjecterror
dc.subjectconversion time
dc.subject.udc681.335 (088.8)
dc.titleРекурентні логарифмічні аналого-цифрові перетворювачі зі сталою основою логарифма
dc.title.alternativeRecurrent logarithmic analog-digital converters with a constant logarithm base
dc.typeArticle

Files

Original bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
2024v6n1_Mychuda_Z-Recurrent_logarithmic_analog_148-154.pdf
Size:
546.63 KB
Format:
Adobe Portable Document Format
Download

License bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
license.txt
Size:
1.82 KB
Format:
Plain Text
Description:
Download

Collections

Комп'ютерні системи та мережі. – 2024. – Том 6, № 1