Оцінка апаратних витрат на реалізацію матричної одноярусної комутуючої мережі на пліс сімейства Virtex

Abstract

Для деяких багатопроцесорних систем на кристалі потрібно використовувати неблокуючі комутаційні мережі. Разом з тим функціонування такі системи вимагають високої швидкодії. Матрична одноярусна комутуюча мережа володіє властивістю неблокуючої і є найшвидшою серед всіх комутуючих мереж. Недоліком цієї комутуючої мережі є великі апаратні витрати на її реалізацію. Але зі збільшенням інтеграції ПЛІС реалізація одноярусної комутуючої мережі стала доцільною. Отже, необхідно розглянути її реалізацію на ПЛІС. It is necessary to utillize nonblocking comutating networks for some multiprocessor systems on chip. At the same time a functioning of such systems imposes the requirement of high fast-acting. The matrix single-stage comutating network owns a property of nonblocking and is most rapid among of all comutating networks. The shortcoming of this comutating network are large hardware charges on its implementation. But with the increase of integration of FPGA a implementation of single-stage comutating network became expedient. So,it is necessary to consider its implementation on FPGA.