Комп'ютерні науки та інформаційні технології. – 2006. – №565

Permanent URI for this collectionhttps://ena.lpnu.ua/handle/ntb/35277

Вісник Національного університету "Львівська політехніка"

У віснику опубліковано статті за результатами досліджень з актуальних питань комп'ютерної інженерії та інформаційних технологій, виконаних професорсько-викладацьким складом Національного університету "Львівська політехніка" та провідними вченими західного регіону України в галузі проектування архітектур і компонентів комп'ютерних систем, моделювання складних об'єктів, процесів і систем та розробки і використання новітніх інформаційних технологій. Для науковців, викладачів вищих закладів освіти, інженерів, що спеціалізуються у царині новітніх обчислювальних систем, мереж, комп'ютеризованих засобів розв'язання задач цифрового оброблення сигналів, автоматизованого проектування та керування, а також докторантів, аспірантів та студентів старших курсів відповідних спеціальностей та електроприладобудування.

Вісник Національного університету "Львівська політехніка" : [збірник наукових праць] / Міністерство освіти і науки України, Національний університет "Львівська політехніка. – Львів : Видавництво Національного університету “Львівська політехніка”, 2006. – № 565 : Комп'ютерні науки та інформаційні технології / відповідальний редактор Ю. М. Рашкевич. – 288 с. : іл.

Browse

Filters

20062

Settings

Author: search.filters.author.Демида, Б.Start date: 2001

Search Results

Now showing 1 - 2 of 2
  • Thumbnail Image
    Item
    Компенсація перегонових завад у логічних схемах, побудованих на основі мультиплексорів
    (Видавництво Національного університету "Львівська політехніка", 2006) Лукащук, Л.; Демида, Б.
    Внаслідок затримок в елементах логічної схеми, у певних ситуаціях на її ВИХОДІ виникають імпульсні завади. Проаналізовано виникнення перегонових завад у типових схемах використання мультиплексорів. Запропоновано дієвий механізм боротьби з такими завадами за рахунок введення додаткової змінної та наведено приклад реалізації удосконаленої схемотехніки використання мультиплексорів. As a result of delays in the elements of logical circuit, in certain situations there are impulsive hindrances on its output. The article is devoted to the analysis of origin of hindrances distillations in the typical charts of the use of multiplexer. The effective mechanism of fight is offered against such hindrances due to introduction of additional variable and resulted the example of realization of improved circuit technique of the use of multiplexer.
  • Thumbnail Image
    Item
    Оптимізація алгоритму пошуку ключів ієрархічного дерева системного реєстру win32 із застосуванням методів потокової багатозадачності
    (Видавництво Львівської політехніки, 2006) Демида, Б.; Ратз, А.
    Зроблено спробу розроблення модифікованого алгоритму пошуку ключів ієрархічного дерева системного реєстру Win32 із використанням методу часового розпаралелювання процесу виконання операцій між множиною автономних потоків. Опис розробленого алгоритму містить також і порівняльну характеристику алгоритмів послідовного та паралельного виконання операцій пошуку з точки зору ефективності їхнього застосування. Ефективність описаного алгоритму визначають на основі розрахунку показника критичної тривалості виконання операцій пошуку ключів та процентної величини сумарного виграшу в часі завдяки використанню розробленого алгоритму. The topic is being discussed in this technical article concerns the development of modified Win32 System Registry hierarchical tree key-node retrieval algorithm. According to the multithreading, the key-node retrieval operations are synchronously performed by the group of independent threads. The article’s detailed review also includes the algorithm effectiveness evaluation which is based on determining the differences between either asynchronous or synchronous data retrieval process. The conclusion to the given material provides estimation of the overall productivity increasing percent ratio.