Вісники та науково-технічні збірники, журнали

Permanent URI for this communityhttps://ena.lpnu.ua/handle/ntb/12

Browse

Search Results

Now showing 1 - 5 of 5
  • Thumbnail Image
    Item
    Реалізація у ПЛІС помножувачів елементів полів Галуа високих порядків
    (Видавництво Львівської політехніки, 2017-03-28) Жолубак, І. М.; Глухов, В. С.; Zholubak, I.; Hlukhov, V.; Національний університет “Львівська політехніка”; Lviv Polytechnic National University
    Розглянуто реалізацію матричних помножувачів полів Галуа з основами 2, 5, 3, 7, 13 та вищими основами на ПЛІС фірмиXilinx – Spartan-6 та Altera – Cyclone-5. Показано, що найменшими апаратні затрати будуть у помножувачів полів Галуа з основою 2. Для реалізації помножувачів полів Галуа різних основ розроблено програму для автоматизованого синтезу VHDL коду помножувачів.
  • Thumbnail Image
    Item
    Визначення розширеного поля Галуа GF(m) з найменшою апаратною складністю помножувача
    (Видавництво Львівської політехніки, 2016) Жолубак, І. М.; Глухов, В. С.
    Галуа GF(dm) з приблизно однаковою кількістю елементів поля з метою визначення поля, у якому помножувач має найменшу апаратну складність. Показано глобальне зростання апаратних витрат за збільшення основи поля. При цьому існують локальні мінімуми, яким серед непарних d відповідають d=2i-1, а глобальному мінімуму для комірок Гілда за двома розглянутими в роботі методами оцінювання апаратної складності – d=3 та d=7, відповідно, коли для оцінювання використовують тільки кількість входів та виходів комірки та коли додатково враховується внутрішня структура комірки. The paper compares realised on modern FPGA Galois fields multipliers hardware costs to select Galois field GF(dm) with approximately the same number of elements and the lowest multiplier hardware complexity. The total increase in hardware costs depending on the increase of the basics of the field has been demonstrated. Local minimums for odd d correspond to d = 2i-1 and the global minimum for analysis based on Guild cell with realization like single unit corresponds to the value d = 3 and based on Guild cell with its multiplier and adder separate realization – the value d=7.
  • Thumbnail Image
    Item
    Особливості опрацювання елементів трійкових полів Галуа на сучасній елементній базі
    (Видавництво Львівської політехніки, 2015) Жолубак, І. М.; Костик, А. Т.; Глухов, В. С.
    Розглянуто особливості побудови операційних пристроїв для опрацювання еле- ментів трійкових полів Галуа GF(3m) у сучасній елементній базі. Показано, що вико- нання операцій над елементами трійкових полів Галуа має переваги над виконанням аналогічних операцій над елементами двійкових полів Галуа. Перехід до операцій над елементами трійкових полів Галуа дає змогу уникнути надлишковості у разі викорис- тання конфігуровних комбінаційних схем у сучасних програмованих логічних інтегральних схемах (ПЛІС) та знизити апаратні витрати. Features of ternary Galois fields GF(3m) elements processing operation units development for modern component base considered in this article. It is shown that operations execution over ternary Galois fields elements have several advantages over binary Galois fields ones. Moving to ternary elements of Galois fields operations decreases lookup table (LUT) redundancy in modern field programmable gate arrays (FPGA) and reduce hardware costs.
  • Thumbnail Image
    Item
    Оцінка структурної складності багатосекційних помножувачів елементів полів Галуа
    (Видавництво Львівської політехніки, 2014) Глухов, В. С.; Тріщ, Г. М.
    Розглянуто результати оцінювання структурної складності багатосекційних помножувачів елементів двійкових полів Галуа. Елементи полів представлено у нормальному базисі типу 2. Порядок поля сягає 998. Апаратна складність помножувачів дає змогу реалізувати їх на ПЛІС. Але з-за великої структурної складності для деяких комбінацій порядку поля і кількості секцій зробити це практично неможливо. Для виявлення шляхів зменшення структурної складності у роботі структурну складність та її складові оцінено для основного елемента помножувачів – помножувальних матриць. Структурна складність при цьому визначається як загальна довжина внутрішніх зв’язків помножувальних матриць за їх реалізації на умовній ПЛІС. The article describes the results of evaluation of structural complexity of multi-section binary Galois fields elements multipliers. Elements of the fields are presented in the normal basis of type 2. The order of the field reaches 998. The hardware complexity multipliers allows to implement them on the FPGA. But because of the large structural complexity for certain combinations of the order of the field and the number of sections it is impossible. To identify ways to reduce structural complexity it and its components in main multiplier element – the multiplier matrix are estimated. Structural complexity thus defined as the total length of the internal connections inside multiplier matrices in their implementation on conventional FPGAs.
  • Thumbnail Image
    Item
    Результати оцінювання структурної складності помножувачів елементів полів Галуа
    (Національний університет “Львівська політехніка”, 2013) Глухов, В. С.; Глухова, О. В.
    Розглядаються результати оцінювання структурної складності помножувачів елементів двійкових полів Галуа. Елементи поля представлено у нормальному базисі типу 2. Порядок поля сягає 998. Апаратна складність дає змогу реалізувати помножувачі на ПЛІС. Але велика структурна складність унеможливлює це зробити. У роботі структурна складність вираховується як загальна довжина внутрішніх зв’язків помножувачів. Для конкретних помножувачів визначена їхня структурна складність. Для окремих ПЛІС визначений показник складності, заякогоімплементаціястаєвженеможливою. In the article the results of the evaluation of the structural complexity of multiplier of elements of binary Galois fields . Elements of the field are represented in normal basis of type 2 . The order of the field reaches 998. The hardware complexity allows implement them on the FPGA. But great structural complexity can not do it. In this paper, structural complexity is calculated as the total length of the internal connections inside multipliers. Created cores hardware complexity allows their implementation in FPGA. Structural complexity for some multipliers is determined. Indices of structural complexity for which implementation becomes impossible where determined for some FPGA.