Вісники та науково-технічні збірники, журнали
Permanent URI for this communityhttps://ena.lpnu.ua/handle/ntb/12
Browse
10 results
Search Results
Item Модель паралельної сортувальної нейронної мережі дискретного часу(Видавництво Львівської політехніки, 2020-11-20) Тимощук, П.; Tymoshchuk, P.; Національний університет “Львівська політехніка”; Lviv Polytechnic National UniversityПредставлено модель паралельної сортувальної нейронної мережі дискретного часу. Модель описується системою різницевих і вихідних рівнянь. Мережа відзначається високою швидкодією, довільною скінченною роздільною здатністю вхідних даних і придатна для обробки невідомих вхідних даних зі скінченними значеннями, розміщених у довільному відомому скінченному діапазоні. Мережа характеризується незначною обчислювальною складністю і складністю схемотехнічної реалізації. Наведено результати комп’ютерного моделювання, які ілюструють ефективність мережі.Item Спрощена модель нейронної мережі дискретного часу для паралельного сортування(Видавництво Львівської політехніки, 2020-03-01) Тимощук, П. В.; Tymoshchuk, P.; Національний університет “Львівська політехніка”; Lviv Polytechnic National UniversityЗапропоновано модель паралельної сортувальної нейронної мережі дискретного часу. Модель описується системою різницевих рівнянь і ступінчастими функціями. Модель базується на спрощеній нейронній схемі дискретного часу, призначеній для ідентифікації максимальних/minimal за значеннями вхідних даних, яка описується різницевим рівнянням і ступінчастими функціями. Визначається обмеження згори на кількість ітерацій, необхідних для досягнення пошуковим процесом збіжності до встановленого стану. Модель не потребує знання діапазону зміни вхідних даних. Для використання моделі має бути відомою мінімальна різниця між значеннями вхідних даних. Мережа придатна для обробки невідомих вхідних даних зі скінченними значеннями, розміщеними у довільному невідомому скінченному діапазоні. Мережа характеризується незначними обчислювальною складністю і складністю програмної реалізації, довільною скінченною роздільною здатністю вхідних даних, швидкодією. Наведено результати комп’ютерного моделювання, які ілюструють ефективність мережі.Item Модель нейронної схеми слідкуючого керування нелінійними динамічними системами неперервного часу(Видавництво Львівської політехніки, 2019-03-01) Тимощук, П. В.; Tymoshchuk, P.; Національний університет “Львівська політехніка”; Lviv Polytechnic National UniversityЗапропоновано модель нейронної схеми, призначеної для слідкуючого керування невідомими нелінійними динамічними системами. Для опису моделі використано диференційне рівняння першого порядку із змінною структурою і вихідне рівняння. Модель дає можливість досягати скінченного часу збіжності до робочих станів і обмеженої похибки слідкування. Вона не потребує навчання у режимі офлайн. Для мінімізації похибки відслідковування траєкторії об’єкта модель використовує лише виходи системи і об’єкта. Вона має просту структуру і її можна використовувати, коли внутрішня динаміка і параметри керованої системи невідомі. Наведено результати комп’ютерного моделювання застосування моделі для оптимального слідкуючого керування кутом повороту дволанкового планарного маніпулятора, які підтверджують теоретичні положення та ілюструють високу ефективність функціонування моделі.Item Схемотехнічна реалізація моделі розпаралеленої штучної нейронної мережі нечіткої теорії адаптивного резонансу(Видавництво Львівської політехніки, 2019-02-28) Тимощук, П.; Шатний, С.; Tymoshchuk, P.; Shatnyi, S.; Національний університет “Львівська політехніка”; Lviv Polytechnic National UniversityУ статті описана і змодельована схемотехнічна реалізація розпаралеленої штучної нейронної мережі нечіткої теорії адаптивного резонансу. У мережі реалізовані паралельний вибір категорії та резонансу. Нейронні схеми типу “winner-take-all” неперервного та дискретного часу забезпечують ідентифікацію найбільших з М-входів. Схеми неперервного часу описані рівняннями стану з розривною правою частиною. Дискретний аналог описано різницевим рівнянням. Відповідні функціональні блок-діаграми схем містять М жорсткообмежувальних нейронів прямого зв’язку та один нейрон зворотного зв’язку, який використовують для обчислення динамічного зсуву входів. Схеми поєднують у собі такі переваги, як довільна скінченна роздільна здатність входів, висока швидкість збіжності операції “winner-take-all”, низька обчислювальна складність і складність апаратної реалізації та незалежність від початкових умов. Схеми також використовують для знаходження елементів вхідного вектора з мінімальними/максимальними значеннями для його нормування у діапазоні [0,1].Item Робочі режими імпульсної нейронної мережі типу “K-winners-take-all”(Видавництво Національного університету “Львівська політехніка”, 2018-02-26) Тимощук, П. В.; Tymoshchuk, P.; Національний університет “Львівська політехніка”; Lviv Polytechnic National UniversityОписано нейронну мережу (НМ) неперервного часу типу “K-winners-take-all” (KWTA), яка ідентифікує К найбільші з-поміж N входів, де керуючий сигнал 1 £ K < N . Мережа описується рівнянням стану із розривною правою частиною і вихідним рівнянням. Рівняння стану містить шлейф імпульсів, які описуються сумою дельта-функцій Дірака. Проаналізовано існування та єдиність робочих режимів мережі. Головною перевагою мережі порівняно з іншими близькими аналогами є розширення обмежень на швидкість збіжності до робочих режимів. Отримані теоретичні результати ілюструються прикладом комп’ютерного моделювання, який демонструє ефективність мережі.Item Parallel sorting based on impulse K-winners-take-all neural network(Видавництво Львівської політехніки, 2018-02-26) Tymoshchuk, P.; Lviv Polytechnic National UniversityОписано нейронну мережу (НМ) неперервного часу типу “K-winners-take-all” (KWTA), яка ідентифікує найбільші К з-поміж N входів, де керуючий сигнал 1£KItem Hardware implementation design in LabVIEW of fuzzy art based partially parallel clustering system(Видавництво Львівської політехніки, 2016) Shatnyi, S.; Tymoshchuk, P.; Lviv Polytechnic National UniversityA hardware implementation design of Fuzzy Adaptive Resonance Theory (ART) based partially parallel clustering system in FPGA reconfigurable computing architecture is presented. The category choice and resonance is proposed to perform in parallel. In particular, it is suggested to compute in parallel the choice functions. Moreover, the KWTA neural circuit based rank-order filters (ROFs) are proposed to use for computing largest values of the choice functions instead of the WTA unit. In addition, the vigilance condition is also suggested to verify in parallel. In this way, repeating sequential processes for the category choice and resonance can be replaced with one parallel process. This allows to reduce a computational time required for the clustering. Наведено проект схемотехнічної реалізації частково паралельної системи кластеризації, яка основана на нечіткій теорії адаптивного резонансу (ТАР), на програмованих логічних інтегральних схемах (ПЛІС) із реконфігурованою обчислювальною архітектурою. Вибирати категорію та резонанс пропонується паралельно, зокрема паралельно обчислювати функції вибору. Крім цього, для обчислення найбільших значень функцій вибору замість Winner-Takes-All (WTA) комірки пропонується використовувати паралельні ранжувальні фільтри (РФ), що ґрунтуються на нейронних схемах типу K-Winners-Take-All (KWTA). На додаток, так звану умову подібності також пропонується провіряти у паралельному режимі. Отже, повторювальні послідовні процеси вибору категорії і резонансу можна замінити на один паралельний процес. Це дасть змогу скоротити час обчислень, необхідний для кластеризації.Item A hardware implementation of neural circuit of maximal/minimal value discrete-time signal identification(Видавництво Львівської політехніки, 2015) Tymoshchuk, P.; Shatnyi, S.Подано апаратну реалізацію на основі програмованої користувачем вентильної матриці (ПКВМ) нейронної схеми, призначеної для ідентифікації К максимальних за значенями серед N невідомих дискретизованих сигналів, де 1≤ K < N . Схема має низьку обчислювальну складність і складність схемотехнічної реалізації, високу швидкість опрацювання сигналів, здатністю обробляти сигнали з довільного скінченного діапазону, властивість збереження впорядкованості сигналів, а також відсутність потреби скидання і необхідної для цього схеми, що додатково підвищує швидкість опрацювання сигналів. Описано апаратну реалізацію схеми на основі ПКВМ. Пояснено структуру ПКВМ, а також її VHDL кодування. Наведено приклад моделювання, який демонструє ефективність схеми. A hardware implementation in FPGA based reconfigurable computing architecture of discrete-time neural circuit that is capable of identifying the K largest/smallest of any unknown finite value N distinct inputs, where 1 ≤ K < N is presented. The circuit has low computational and hardware implementation complexity, high speed of signal processing, it is capable to process signals of any finite range, possesses signal order preserving property and does not require resetting and corresponding supervisory circuit that increases a speed of signal processing. The hardware implementation based on the results of mathematical modeling KWTA Neural Network with the FPGA-based reconfigurable computing architecture has been described. The issues of using hardware blocks combining VHDL coding have been discussed. Simulation example demonstrating the circuit performance is presented.Item Internet information retrieval, parallel sorting, and rank-order filtering based on dynamical neural circuits of maximal value signal identification among discrete-time signals(Видавництво Львівської політехніки, 2014) Tymoshchuk, P.The design of mathematical models and corresponding functional block-diagrams of discrete-time neural networks for Internet information retrieval, parallel sorting, and rankorder filtering is proposed. The networks are based on the discrete-time dynamical K-winnerstake-all (KWTA) neural circuits which can identify the K largest from N input signals, where 1£ K < N is a positive integer. Implementation prospects of the networks in an up-to date digital hardware are outlined. In contrast to other comparable analogs, the networks are expected to combine such properties as high precision, speed and reliability of signal processing, low computational and hardware implementation complexity. Запропоновано проект математичних моделей і відповідних функціональних блок-схем нейронних мереж видобування інформації з Інтернет, паралельного сортування і фільтрування рангу, призначених для обробки дискретизованих сигналів. Мережі конструюються на основі динамічних нейронних схем типу ”K-winners-take-all” (KWTA-схем), призначених для обробки дискретизованих сигналів, які здатні ідентифікувати К найбільших серед N вхідних сигналів, де 1£ K < N – позитивне ціле число. Окреслено перспективу реалізації мереж у сучасному цифровому апаратному забезпеченні і їх можливі застосування. Очікується, що на відміну від інших близьких аналогів, мережі будуть поєднувати такі властивості, як високі точність, швидкість і надійність обробки сигналів, а також незначні обчислювальну складність та складність схемотехнічної реалізації.Item Information retrieval from data sets via analogue neural circuit of maximal value Identification from signal set(Видавництво Львівської політехніки, 2013) Tymoshchuk, P.Using the analogue neural circuit of maximal value signals from signal set identification is proposed for information retrieval in data sets. The circuit is fast, it has simple structure and can be implemented in a modern hardware. A resolution of the circuit is theoretically infinite and it is not dependent on a value of its parameter. An average time necessary for trajectory convergence of the circuit state variable to a steady state is not dependent on a dimension of input data. The results of numerical experiments obtained on the base of the data set provided by PageRank algorithm are presented. These results give witness of the circuit using for information search in data sets. Для інформаційного пошуку у наборах даних запропоновано використання аналогової нейронної схеми максимального значення сигналів з набору сигналів ідентифікації. Схема є доволі швидкою, має просту структуру і її можна застосовувати у сучасному технічному забезпеченні. Розширення схеми є теоретично нескінченним і не залежить від значення її параметрів. У середньому час для траєкторії зближення змінної стану схеми до стаціонарного стану не залежить від величини введених даних. Наведено результати численних експериментів, які отримали на основі набору даних, наданих алгоритмом PageRank. Ці результати свідчать про використання схеми для інформаційного пошуку у наборах даних.