Verification system for SoC HDL-code
Loading...
Files
Date
2012
Journal Title
Journal ISSN
Volume Title
Publisher
Видавництво Львівської політехніки
Abstract
Assertion-based models and methods for the
verification and diagnosis of HDL-code functional failures, which make possible to reduce considerably time-to-market of software and hardware, are developed.
Description
Keywords
testing, verification, HDL-model, Infrastructure IP
Citation
Verification system for SoC HDL-code / Eugenia Litvinova, Anna Hahanova, Alexander Gorobets, Aleksey Priymak // Сучасні проблеми радіоелектроніки, телекомунікацій, комп'ютерної інженерії : матеріали ХІ Міжнародної конференції TCSET2012, присвяченої 60-річчю заснування радіотехнічного факультету у Львівській політехніці, 21-24 лютого 2012 року, Львів, Славське, Україна / Національний університет «Львівська політехніка». – Львів : Видавництво Львівської політехніки, 2012. – С. 348. – Bibliography: 3 titles.