Modelling of geometric dependencies of parasitic capacitances in interconnection buses

Abstract

Зростання складності сучасних інтегральних схем призводить до зростання важливості таких ефектів, що виникають між з’єднаннями, як затримки та перехресні завади. Ці ефекти визначаються паразитними елементами відповідно до з’єднувальних ліній. Аналізується вплив геометричної конфігурації шин на паразитні ємності. Для цього була виведена формула для покращання точності ємнісних моделей. Increasing complexity of modern integrated circuits causes that importance of effects occurring in interconnections, such as delay and crosstalk, grows. These effects are determined by parasitic elements corresponding to the connection lines. In this paper we discuss influence of geometrical configuration of the bus on parasitic capacitances. Suitable formulas improving accuracy of capacitance models have been developed.