Теоретична модель одноелектронного транзистора

dc.contributor.authorПавлишин, В.
dc.contributor.authorЗакалик, Л.
dc.contributor.authorКорж, Р.
dc.date.accessioned2010-06-09T11:57:40Z
dc.date.available2010-06-09T11:57:40Z
dc.date.issued2007
dc.description.abstractРозглянуто фізичну модель одноелектронного транзистора, в якій враховано “кулонівську блокаду”, що створює робочий канал розміром меншим за 10 нм. A physical model of single-electron transistor is discussed in present article. This model considers also Koulon-blocade created by a working channel of transistor which is < 10 nm.uk_UA
dc.identifier.citationПавлишин В. Теоретична модель одноелектронного транзистора / В. Павлишин, Л. Закалик, Р. Корж // Вісник Національного університету "Львівська політехніка". – 2007. – № 591 : Комп'ютерні системи проектування. Теорія і практика. – С. 91–94. – Бібліографія: 12 назв.uk_UA
dc.identifier.urihttps://ena.lpnu.ua/handle/ntb/4388
dc.language.isouauk_UA
dc.publisherВидавництво Національного університету “Львівська політехніка”uk_UA
dc.subjectмодель одноелектронного транзистораuk_UA
dc.subject“кулонівська блокада”uk_UA
dc.subjectфізична моделюuk_UA
dc.titleТеоретична модель одноелектронного транзистораuk_UA
dc.typeArticleuk_UA

Files

Original bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
16.pdf
Size:
265.95 KB
Format:
Adobe Portable Document Format
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
1.71 KB
Format:
Item-specific license agreed upon to submission
Description: