Методи удосконалення структур швидкодіючих однорозрядних та багаторозрядних двійкових суматорів
Date
2019-03-01
Journal Title
Journal ISSN
Volume Title
Publisher
Видавництво Львівської політехніки
Lviv Politechnic Publishing House
Lviv Politechnic Publishing House
Abstract
Запропоновано методи удосконалення структур швидкодіючих однорозрядних та
багаторозрядних двійкових суматорів із гранично високою швидкодією та мінімальною
апаратною складністю. Запропоновано спрощення структури логічного елемента “Виключаюче
АБО” реалізацією на основі логічного елемента “Виключаюче І” та удосконалені структури
однорозрядних неповних суматорів на основі логічного елемента “Виключаюче І”. Наведено
порівняльне оцінювання структурної, функціональної та відносної функціонально-структурної
складностей їх схемотехнічних реалізацій. Запропоновано структури повних однорозрядних
суматорів із розширеними функціональними можливостями. Наведено оцінки структурних та
функціональних характеристик схемотехнічних рішень таких однорозрядних суматорів.
Запропоновано оптимізацію структури багаторозрядних комбінаційних суматорів. Досліджено
багаторозрядні комбінаційні суматори пірамідального типу з однофазними та парафазними
інформаційними зв’язками. Наведено порівняльні характеристики оцінок структурної
складності комбінаційних суматорів залежно від розрядності вихідних кодів.
This paper is suggested the methods of improving the structures of high-speed single-bit and multi-bit binary adders with extremely high speed and minimal hardware complexity are proposed. It is proposed to simplify the structure of the logical element “Exclusive OR” by implementing on the basis of the logical element “Exclusive AND”. Improved structures of single-digit incomplete adders based on the logic element “Exclusive AND” are proposed. The comparative estimations of structural, functional and relative functional and structural complexity of their schematical implementations are given. The structures of full single-digit adders with advanced functionality are proposed. The structural and functional characteristics of circuit design solutions of such single-digit adders are given. The optimization of the structure of multi-bit combinational adders is proposed. Pyramidal multipath combinational combiners with single-phase and single-phase information links are investigated. The comparative characteristics of the estimates of the structural complexity of combinational adders depending on the bit rate of the source codes are presented.
This paper is suggested the methods of improving the structures of high-speed single-bit and multi-bit binary adders with extremely high speed and minimal hardware complexity are proposed. It is proposed to simplify the structure of the logical element “Exclusive OR” by implementing on the basis of the logical element “Exclusive AND”. Improved structures of single-digit incomplete adders based on the logic element “Exclusive AND” are proposed. The comparative estimations of structural, functional and relative functional and structural complexity of their schematical implementations are given. The structures of full single-digit adders with advanced functionality are proposed. The structural and functional characteristics of circuit design solutions of such single-digit adders are given. The optimization of the structure of multi-bit combinational adders is proposed. Pyramidal multipath combinational combiners with single-phase and single-phase information links are investigated. The comparative characteristics of the estimates of the structural complexity of combinational adders depending on the bit rate of the source codes are presented.
Description
Keywords
двійкові суматори, структурна складність, швидкодія, binary adders, structural complexity, speed performance
Citation
Николайчук Я. М. Методи удосконалення структур швидкодіючих однорозрядних та багаторозрядних двійкових суматорів / Я. М. Николайчук, Н. Я. Возна, А. Я. Давлетова // Комп’ютерні системи та мережі. — Львів : Видавництво Львівської політехніки, 2019. — Том 1. — № 1. — С. 35–52.