Neighbourhood problem in interconnection capacitance modeling
Date
2001-03-27
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Видавництво Національного університету “Львівська політехніка”
Abstract
Описано особливості моделювання VLSI схем на основі точних аналітичних
моделей взаємних ємностей. Результати моделювання таких схем з урахуванням
впливу сусідніх ліній дають можливість оцінити величину затримки сигналу та
рівень перехресних спотворень від кількості паралельних ліній.
Modern VLSI circuits become more and more complex. For simulation purposes (especially statistical simulation) simple but precise analytical models of interconnection capacitances are necessary. Existing models take into account only the closest neighbourhood of the line. This paper presents example results of simulations showing that number of the parallel lines taken into account influences accuracy of signal delay and crosstalk evaluation,
Modern VLSI circuits become more and more complex. For simulation purposes (especially statistical simulation) simple but precise analytical models of interconnection capacitances are necessary. Existing models take into account only the closest neighbourhood of the line. This paper presents example results of simulations showing that number of the parallel lines taken into account influences accuracy of signal delay and crosstalk evaluation,
Description
Keywords
Citation
Jarosz A. Neighbourhood problem in interconnection capacitance modeling / A. Jarosz, A. Pfitzner // Вісник Національного університету “Львівська політехніка”. — Львів : Видавництво Національного університету “Львівська політехніка”, 2002. — № 443 : Радіоелектроніка та телекомунікації. — С. 228–233.