Програмно-апаратна реалізація процесорів цифрових систем з мінімізацією затримки обчислень
No Thumbnail Available
Date
2000
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Видавництво Національного університету «Львівська політехніка»
Abstract
На основі різницевих методів обробки сигналів запропоновано алгоритми та структурні схеми процесорів цифрових систем реального часу з мінімізацією затримки обчислень. On the basis a differencely of methods processing of signals the algorithms and block diagrams of processors of digital systems of real time with minimization of a delay of calculations are developed.
Description
Keywords
Citation
Стрепко І. Т. Програмно-апаратна реалізація процесорів цифрових систем з мінімізацією затримки обчислень / І. Т. Стрепко, О. В. Тимченко // Вісник Національного університету "Львівська політехніка". – 2000. – № 389 : Автоматика, вимірювання та керування. – С. 65–72. – Бібліографія: 5 назв.