Програмно-апаратна реалізація процесорів цифрових систем з мінімізацією затримки обчислень
| dc.contributor.author | Стрепко, І. Т. | |
| dc.contributor.author | Тимченко, О. В. | |
| dc.date.accessioned | 2017-04-05T09:42:37Z | |
| dc.date.available | 2017-04-05T09:42:37Z | |
| dc.date.issued | 2000 | |
| dc.description.abstract | На основі різницевих методів обробки сигналів запропоновано алгоритми та структурні схеми процесорів цифрових систем реального часу з мінімізацією затримки обчислень. On the basis a differencely of methods processing of signals the algorithms and block diagrams of processors of digital systems of real time with minimization of a delay of calculations are developed. | uk_UA |
| dc.identifier.citation | Стрепко І. Т. Програмно-апаратна реалізація процесорів цифрових систем з мінімізацією затримки обчислень / І. Т. Стрепко, О. В. Тимченко // Вісник Національного університету "Львівська політехніка". – 2000. – № 389 : Автоматика, вимірювання та керування. – С. 65–72. – Бібліографія: 5 назв. | uk_UA |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/37155 | |
| dc.language.iso | ua | uk_UA |
| dc.publisher | Видавництво Національного університету «Львівська політехніка» | uk_UA |
| dc.title | Програмно-апаратна реалізація процесорів цифрових систем з мінімізацією затримки обчислень | uk_UA |
| dc.type | Article | uk_UA |