Модель перехідної ділянки між внутрішнім і зовнішнім виводом ІС та її характеристики

Abstract

Розглянуто модель перехідної ланки між контактною площинкою підкладки і зовнішнім виводом інтегральної схеми. Наведено формули, що описують її параметри – опір, час затримки, стала часу дільниці, тривалість перехідного процесу і її втрати. Розраховано залежність втрат від частоти. Показано, що втрати на частотах до 3 ГГц задовольняють працездатність дільниці. Визначено, що час затримки на дільниці слабко залежить від активної складової її опору. На нижчих частотах ця залежність зростає, але сам час затримки при цьому зменшується. The article considers the model of the transition area between the substrate pad and the IC external terminal. There are presented the formulae describing its parameters: resistance, delay time, area time constant, transient process duration and its loss. The dependence of the loss on the frequency is calculated. It is shown that the loss at frequencies up to 3 GHz satisfy the area operability. It is found that delay time in the area depends negligibly on its resistance active component. At lower freguencies this dependence increases while the delay time decreases