Апаратна реалізація циклів програмованих конфігурованих процесорів
| dc.contributor.author | Мельник, А. О. | |
| dc.contributor.author | Сало, А. М. | |
| dc.contributor.author | Клименко, В. А. | |
| dc.date.accessioned | 2009-09-03T10:38:54Z | |
| dc.date.available | 2009-09-03T10:38:54Z | |
| dc.date.issued | 2007 | |
| dc.description | In the given paper the execution of loops in the processor’s instruction pipeline is analysed. To increase the perfomance, hardware loop utilization is suggested. The existing hardware loops and signal processors realization with the support of hardware loops is considered. The hardware loops realization unit with the nested loops support is presented. | uk |
| dc.description.abstract | Проаналізовано виконання циклів у конвеєрі команд процесора. З метою підвищення продуктивності пропонується використовувати апаратні цикли. Розглянуто існуючі реалізації апаратних циклів та сигнальних процесорів з підтримкою апаратних циклів. Наведена реалізація блока апаратних циклів з підтримкою вкладених циклів. | uk |
| dc.identifier.citation | Мельник, А. О. Апаратна реалізація циклів програмованих конфігурованих процесорів / А. О. Мельник, А. М. Сало, В. А. Клименко // Вісник Національного університету "Львівська політехніка". – 2007. – № 603 : Комп’ютерні системи та мережі. – С. 94-101. – Бібліографія: 7 назв. | uk |
| dc.identifier.uri | https://ena.lpnu.ua/handle/ntb/214 | |
| dc.publisher | Видавництво Національного університету "Львівська політехніка" | uk |
| dc.title | Апаратна реалізація циклів програмованих конфігурованих процесорів | uk |
| dc.type | Article | uk |