Алгоритми мінімізації сумарного запізнювання робіт на одиночному пристрої на основі визначення найкоротшого Гамільтонового шляху в графі та правил домінування

Abstract

Запропоновано метод мінімізації сумарного запізнювання на одиночному пристрої на основі визначення найкоротшого гамільтонового шляху в довільному графі та алгоритми його реалізації з використанням правил домінування, які покращують їх ефективність та не зменшують час виконання. Запропоновано метрики для оцінки ефективності використання правил домінування. Наведені результати експериментальних досліджень алгоритмів, які обґрунтовують ефективність пропонованої модифікації за рахунок отримання локальних оптимальних рішень. The paper proposes a method, algorithms and its implementations using dominance rules for minimizing the total tardiness on a single device-based on shortest Hamiltonian path in a arbitrary graph that improve the efficiency and not reduce the execution time. Metrics for evaluating the effectiveness of the dominance rules are proposed. The experimental results ofalgorithms are developed that justify the effectiveness of the proposed modifications by getting local optimal solutions during procedure.