Реалізація у ПЛІС помножувачів елементів полів Галуа високих порядків

Simple item page
dc.citation.epage47
dc.citation.issue881
dc.citation.journalTitleВісник Національного університету «Львівська політехніка». Серія: Комп’ютерні системи та мережі
dc.citation.spage41
dc.contributor.affiliationНаціональний університет “Львівська політехніка”
dc.contributor.affiliationLviv Polytechnic National University
dc.contributor.authorЖолубак, І. М.
dc.contributor.authorГлухов, В. С.
dc.contributor.authorZholubak, I.
dc.contributor.authorHlukhov, V.
dc.coverage.placenameЛьвів
dc.date.accessioned2018-09-25T08:56:01Z
dc.date.available2018-09-25T08:56:01Z
dc.date.created2017-03-28
dc.date.issued2017-03-28
dc.description.abstractРозглянуто реалізацію матричних помножувачів полів Галуа з основами 2, 5, 3, 7, 13 та вищими основами на ПЛІС фірмиXilinx – Spartan-6 та Altera – Cyclone-5. Показано, що найменшими апаратні затрати будуть у помножувачів полів Галуа з основою 2. Для реалізації помножувачів полів Галуа різних основ розроблено програму для автоматизованого синтезу VHDL коду помножувачів.
dc.description.abstractIn this paper, the implementation of matrix multipliers of the Galois fields with basics 2, 3, 5, 7, 13 and the analysis of the implementation of multipliers with a higher basis on the FPGA Xilinx Spartan-6 and Altera – Cyclone-5 is considered. It is shown that the smallest hardware costs will be in multiples of Galois fields with a base 2. For the implementation of the Guild cells with a large foundation, the core generator of the modified Guild cells was implemented.
dc.format.extent41-47
dc.format.pages7
dc.identifier.citationЖолубак І. М. Реалізація у ПЛІС помножувачів елементів полів Галуа високих порядків / І. М. Жолубак, В. С. Глухов // Вісник Національного університету «Львівська політехніка». Серія: Комп’ютерні системи та мережі. — Львів : Видавництво Львівської політехніки, 2017. — № 881. — С. 41–47.
dc.identifier.citationenZholubak I. Multiplier realization in FPGA of the high level Galois fields / I. Zholubak, V. Hlukhov // Visnyk Natsionalnoho universytetu "Lvivska politekhnika". Serie: Kompiuterni systemy ta merezhi. — Lviv : Vydavnytstvo Lvivskoi politekhniky, 2017. — No 881. — P. 41–47.
dc.identifier.urihttps://ena.lpnu.ua/handle/ntb/42844
dc.language.isouk
dc.publisherВидавництво Львівської політехніки
dc.relation.ispartofВісник Національного університету «Львівська політехніка». Серія: Комп’ютерні системи та мережі, 881, 2017
dc.relation.references1. Zholubak I. M., Kostik A. T., Glukhov V. S. Features of the processing of elements of the trivial fields of Galois on the modern element base // Bulletin of the Lviv Polytechnic National University “Computer Systems and Networks”. – Lviv, 2015. – Issue 830. – P. 27–33.
dc.relation.references2. Zholubak I. M., Glukhov V. S. Determination of the extended field of field GF (dm) with the smallest hardware complexity of the multiplier // Bulletin of the Lviv Polytechnic National University “Information systems and networks”. – Lviv, 2016. – Vip. 835. – P. 50–58.
dc.relation.references3. Zholubak I. M., Glukhov V. S. Hardware costs of Galois field multipliers GF (dm) with a large base // Bulletin of the Lviv Polytechnic National University “Computer Science and Information Technologies”. – Lviv, 2017.
dc.relation.references4. Glukhov V. S., Elias R. M. Reducing the Structural Complexity of Multisection Multipliers of Galois Field Elements // Electrical and Computer Systems. – 2015. – No. 19 (95). – P. 222–226.
dc.relation.references5. Cherkassy M. V., Tkachuk T. I. Characteristics of complexity of devices of multiplication // Radioelectronic and computer systems. – 2012. – No. 5. – P. 142–147.
dc.relation.references6. Hlukhov V., Hlukhova A. Galois field elements, multipliers, structural complexity evaluation // Proceedings of the 6th International Conference ACSN-2013. – Lviv, Ukraine. – 2013. – P. 18–19.
dc.relation.references7. Glukhov V. S., Trisch G. N. Estimation of structural complexity of multisection multipliers of Galois field elements // Bulletin of the Lviv Polytechnic National University “Computer Systems and Networks”. – 2014. – Vip. 806. – P. 27–33.
dc.relation.references8. Company Release. New Xilinx Virtex-6 FPGA Family Designed to Satisfy An Insatible Demand for Higher Bandwidth and Lower Power Systems. February 2, 2009. Retrieved February 2, 2009.
dc.relation.referencesen1. Zholubak I. M., Kostik A. T., Glukhov V. S. Features of the processing of elements of the trivial fields of Galois on the modern element base, Bulletin of the Lviv Polytechnic National University "Computer Systems and Networks", Lviv, 2015, Issue 830, P. 27–33.
dc.relation.referencesen2. Zholubak I. M., Glukhov V. S. Determination of the extended field of field GF (dm) with the smallest hardware complexity of the multiplier, Bulletin of the Lviv Polytechnic National University "Information systems and networks", Lviv, 2016, Vip. 835, P. 50–58.
dc.relation.referencesen3. Zholubak I. M., Glukhov V. S. Hardware costs of Galois field multipliers GF (dm) with a large base, Bulletin of the Lviv Polytechnic National University "Computer Science and Information Technologies", Lviv, 2017.
dc.relation.referencesen4. Glukhov V. S., Elias R. M. Reducing the Structural Complexity of Multisection Multipliers of Galois Field Elements, Electrical and Computer Systems, 2015, No. 19 (95), P. 222–226.
dc.relation.referencesen5. Cherkassy M. V., Tkachuk T. I. Characteristics of complexity of devices of multiplication, Radioelectronic and computer systems, 2012, No. 5, P. 142–147.
dc.relation.referencesen6. Hlukhov V., Hlukhova A. Galois field elements, multipliers, structural complexity evaluation, Proceedings of the 6th International Conference ACSN-2013, Lviv, Ukraine, 2013, P. 18–19.
dc.relation.referencesen7. Glukhov V. S., Trisch G. N. Estimation of structural complexity of multisection multipliers of Galois field elements, Bulletin of the Lviv Polytechnic National University "Computer Systems and Networks", 2014, Vip. 806, P. 27–33.
dc.relation.referencesen8. Company Release. New Xilinx Virtex-6 FPGA Family Designed to Satisfy An Insatible Demand for Higher Bandwidth and Lower Power Systems. February 2, 2009. Retrieved February 2, 2009.
dc.rights.holder© Національний університет „Львівська політехніка“, 2017
dc.rights.holder© Жолубак І. М., Глухов В. С., 2017
dc.subjectполя Галуа GF (dm)
dc.subjectпомножувач
dc.subjectмодифікована комірка Гілда
dc.subjectLUT
dc.subjectгенератор ядер
dc.subjectGalois fields GF (dm)
dc.subjectmultiplier
dc.subjectmodified Guild cell
dc.subjectLUT
dc.subjectnucleus generator
dc.subject.udc004.382
dc.titleРеалізація у ПЛІС помножувачів елементів полів Галуа високих порядків
dc.title.alternativeMultiplier realization in FPGA of the high level Galois fields
dc.typeArticle

Files

Original bundle

Now showing 1 - 2 of 2
Thumbnail Image
Name:
2017n881_Zholubak_I-Multiplier_realization_in_41-47.pdf
Size:
607.9 KB
Format:
Adobe Portable Document Format
Download
Thumbnail Image
Name:
2017n881_Zholubak_I-Multiplier_realization_in_41-47__COVER.png
Size:
355.31 KB
Format:
Portable Network Graphics
Download

License bundle

Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
3 KB
Format:
Plain Text
Description:
Download

Collections

Комп'ютерні системи та мережі. – 2017. – №881