Організація регістрових файлів програмованих процесорів
No Thumbnail Available
Date
2006
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Видавництво Національного університету "Львівська політехніка"
Abstract
Проаналізовано відомі структури регістрових файлів програмованих процесорів.
Запропоновано структуру регістрового файла на базі черги з програмованою затримкою. Основні типи регістрових файлів реалізовано на базі ПЛІС сімейства VirtexE фірми Xilinx та проведено їх порівняльний аналіз.
Register file known structures analysis for programmable processors has been carried
out. Queue based register structure with programmable latency had been proposed. Main
register file types had been developed on the base of Xilinx's VirtexE FPGA set.
Description
Keywords
Citation
Мельник А. О. Організація регістрових файлів програмованих процесорів / А. О. Мельник, А. М. Сало // Вісник Національного університету «Львівська політехніка». – 2006. – № 573 : Комп'ютерні системи та мережі. – С. 138–147. – Бібліографія: 17 назв.