Вимушена кластеризація електричних схем з використанням швидкого алгоритму згортки ланцюгами

dc.contributor.authorБазилевич, Р. П.
dc.contributor.authorВлах, М.
dc.contributor.authorПелих, Н.
dc.date.accessioned2016-10-04T09:06:48Z
dc.date.available2016-10-04T09:06:48Z
dc.date.issued2010
dc.description.abstractПропонується алгоритм кластеризації, призначений для прискорення процесу формування дерева згортки електричних схем високої розмірності. Algorithm for clustering designed for acceleration of reduction tree forming process for electronic circuits is described.uk_UA
dc.identifier.citationБазилевич Р. П. Вимушена кластеризація електричних схем з використанням швидкого алгоритму згортки ланцюгами / Р. П. Базилевич, М. Влах, Н. Пелих // Вісник Національного університету "Львівська політехніка". – 2010. – № 686 : Комп’ютерні науки та інформаційні технології. – С. 77–80. – Бібліографія: 5 назв.uk_UA
dc.identifier.urihttps://ena.lpnu.ua/handle/ntb/34033
dc.language.isouauk_UA
dc.publisherВидавництво Львівської політехнікиuk_UA
dc.subjectієрархічна кластеризаціяuk_UA
dc.subjectметод оптимального згортання схемиuk_UA
dc.subjectалгоритм згортки ланцюгамиuk_UA
dc.subjecthierarchical clusteringuk_UA
dc.subjectoptimal curtailment scheme methoduk_UA
dc.subjectthe algorithm of convolution chainsuk_UA
dc.titleВимушена кластеризація електричних схем з використанням швидкого алгоритму згортки ланцюгамиuk_UA
dc.typeArticleuk_UA

Files

Original bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
11.pdf
Size:
259.66 KB
Format:
Adobe Portable Document Format

License bundle

Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
1.71 KB
Format:
Item-specific license agreed upon to submission
Description: