Комп'ютерні системи та мережі
Permanent URI for this communityhttps://ena.lpnu.ua/handle/ntb/2141
Browse
5 results
Search Results
Item Порівняння AEAD-алгоритмів для вбудованих систем інтернету речей(Видавництво Львівської політехніки, 2019-03-01) Совин, Я. Р.; Хома, В. В.; Отенко, В. І.; Sovyn, Y.; Khoma, V.; Otenko, V.; Національний університет “Львівська політехніка”; Lviv Polytechnic National UniversityВиконано порівняння за швидкодією і вимогами до пам’яті реалізацій АЕAD-шифрів AESGCM та ChaCha20-Poly1305 для типових 8/16/32-бітних вбудованих low-end процесорів у складі пристроїв Інтернету речей за різних підходів до забезпечення стійкості до часових атак і простих атак на енергоспоживання. Особливу увагу приділено низькорівневій реалізації множення в полях GF(2128) із константним часом виконання як ключовій операції GCM, оскільки у low-end процесорів немає готової інструкції для carry-less множення. Для кожного процесорного ядра AVR/MSP430/ARM Cortex-M3 відповідно запропонована реалізація carry-less множення з константним часом виконання, яка за ефективністю близька до алгоритмів із неконстантним часом виконання.Item Порівняння реалізацій нових алгоритмів гешування SHA-3 та ГОСТ Р 34.11-2012 для 8/32-бітових мікроконтролерних архітектур(Видавництво Львівської політехніки, 2015) Грабовський, Я. І.; Совин, Я. Р.; Тишик, І. Я.Виконано порівняльну оцінку продуктивності та розміру коду для криптографічних функцій гешування SHA-3 та ГОСТ Р 34.11-2012 у разі їх реалізації на 8-бітних мікроконтролерах родини AVR та 32-бітних мікроконтролерах з ядрами ARM Cortex M0/M0+/M3/M4. In this paper, the comparative evaluation of the performance and code size of cryptographic hash functions SHA-3 and GOST R 34.11-2012 is conducted for the implementation on 8-bit microcontroller family AVR and 32-bit microcontroller cores ARM Cortex M0/M0+/M3/M4.Item Покращення характеристик реографів при використанні багатоканальних сигма–дельта АЦП(Видавництво Національного університету "Львівська політехніка", 2002) Совин, Я. Р.Проаналізовано можливості і перспективи використання сигма - дельта АЦП в реографах. На прикладі типової структури реографа показано переваги від застосування АЦП даного типу. Запропоновано нову структуру каналу реографа з покращеними характеристиками. The sigma – delta of a ADC in reographs is analysed possibilities and perspectives of use. On an example of a typical structure of a reograph is shown advantages for want of application of a ADC yes of a type. It is offered a new structure of a reograph, which possesses the improved performances.Item Тестування вбудованого генератора випадкових чисел мікроконтролерів родини STM32F4XX згідно з методикою NIST STS(Видавництво Львівської політехніки, 2012) Совин, Я. Р.; Наконечний, Ю. М.; Чінка, В. М.; Тишик, І. Я.Проведено тестування вбудованого генератора випадкових чисел мікроконтролерів родини STM32F4XX з ядром ARM Cortex-M4F згідно з методикою NIST STS. Показано, що за результатами тестів NIST STS ці генератори задовольняють вимоги, які ставляться до генераторів випадкових чисел у криптографічних додатках. Testing of hardware random number generator of microcontrollers STM32F4XX family with the kernel ARM Cortex-M4F is conducted in obedience to the method of NIST STS. It is shown that as a result of NIST STS tests these generators satisfy requirements which behave to the random number generators for cryptographic applications.Item Реалізація криптографічного алгоритму згідно з ДСТУ ГОСТ 28147:2009 для вбудованих систем на базі ARM-процесорів(Видавництво Львівської політехніки, 2011) Совин, Я. Р.; Хома, В. В.; Решетар, Я. В.Досліджено шляхи програмної реалізації криптографічного алгоритму згідно з ДСТУ ГОСТ 28147:2009 для найпоширеніших у вбудованих системах 32-бітних ARM-ядер: ARM7TDMI-S і ARM Cortex-M3. Оцінено продуктивність та розмір коду мовами С та асемблера. Порівняно одержані показники з відомими реалізаціями іншого криптографічного алгоритму – AES. In this paper we investigate different ways of GOST 28147 cryptographic algorithm software implementation for the most popular 32-bit ARM-core embedded system processors (i.e. ARM7TDMI-S and ARM Cortex-M3). Performance and C/assembler code size evaluation was done. As well as the comparison to known Advanced Encryption Standard (AES) ARMbased implementations.